Comment la linéarisation des transconducteurs MOSFET avec injection active de signal par la porte arrière améliore les performances des circuits

L’équilibre de fonctionnement d'un circuit à transconductance dépend directement du comportement non linéaire des transistors MOSFET. Lorsque la tension d’entrée différentielle Vin est non nulle, la charge actuelle ISS est divisée entre les transistors de manière déséquilibrée, entraînant une diminution de la transconductance $g_m$ qui devient nulle après un certain seuil de tension. Ce phénomène de non-linéarité engendre une distorsion dans le courant de sortie, réduisant la précision globale du circuit.

Une autre méthode implique l’utilisation de répliques mises à l'échelle de transconducteurs pour annuler les produits d’intermodulation créés par la non-linéarité. Cependant, cette approche est également limitée par la gamme complète, car elle nécessite que la paire différentielle reste dans la saturation. D’autres solutions consistent à remplacer la source de courant de queue par une résistance ohmique, ce qui permet de compenser la transconductance non linéaire à l’aide d’une impédance de source de courant non linéaire inversement proportionnelle. Une telle approche nécessite une prise en compte des dépendances du processus de fabrication.

Une technique plus récente repose sur l'utilisation du nœud de substrat, ou bulk, dans les technologies CMOS entièrement déplétées (FD-SOI). Dans ces technologies, le substrat est isolé des nœuds source et drain, ce qui élimine les diodes parasites formées entre eux. Cela offre une nouvelle liberté de conception, permettant l’utilisation du nœud de bulk comme une deuxième grille de contact pour le transistor, d'où le terme "porte arrière". Cette caractéristique a été exploitée dans plusieurs travaux pour compenser les déséquilibres de seuil et améliorer la linéarité des circuits.

Une méthode prometteuse consiste à injecter activement le signal d'entrée dans la porte arrière, à l'aide d'un amplificateur auxiliaire. En ajustant soigneusement les courbes de transfert de la porte avant et de la porte arrière, il est possible d'obtenir une courbe de transconductance globale linéaire. Cela permet d'améliorer la linéarité sans avoir à recourir à une dégénération source. Ce principe est expliqué à l'aide d'un diagramme en blocs et d'une analyse utilisant des équations à grands signaux.

L'amplificateur auxiliaire joue un rôle crucial dans cette technique. Il est utilisé pour adapter l'amplitude du signal injecté dans la porte arrière, de sorte que les courbes de transconductance de la porte avant et de la porte arrière soient parfaitement coordonnées. Cela permet d'annuler les effets non linéaires du transistor et de produire une transconductance linéaire sur une large gamme de tensions d'entrée. Cette approche est particulièrement bénéfique dans des technologies avancées comme le FD-SOI, où l'isolation du substrat permet de gérer des tensions plus faibles et d'augmenter la plage de fonctionnement des circuits.

Il est essentiel de souligner que cette technique de linéarisation nécessite une conception précise, car un déséquilibre dans les gains des amplificateurs ou une mauvaise correspondance des courbes de transfert peut entraîner une dégradation de la linéarité ou augmenter le bruit. Cependant, les avantages potentiels en termes de performances, notamment dans les applications nécessitant des transconducteurs très linéaires, sont considérables.

Optimisation des Performances et de la Plage de Température des Circuits Différentiels CMOS

L'optimisation des performances des circuits différentiel repose sur un compromis subtil entre gain, bande passante et consommation d'énergie. Pour maximiser les performances, les concepteurs privilégient généralement des transistors dont la longueur de grille est 10 fois plus longue que celle autorisée par le nœud technologique. Ce choix permet d'atteindre un gain optimal, cependant, il réduit la bande passante du circuit. En effet, une grille plus longue et un courant de drain faible (requis pour un gain élevé) diminuent la transconductance (gm) et la fréquence de transition (fT) des transistors, deux éléments cruciaux pour une large bande passante.

Le rapport gm/IDS, qui dépend de la densité du courant de polarisation, reste constant si les largeurs de grille des transistors du circuit différentiel sont ajustées de manière identique. Ce fait permet une grande flexibilité dans la conception, où la largeur de la grille et le courant de polarisation sont choisis en fonction de la vitesse de montée (slew rate) et de l'impédance de charge spécifiée. La capacité de contrôler cette polarisation avec la grille arrière est un atout majeur, particulièrement dans les technologies CMOS à faible consommation d'énergie comme le CMOS SOI ou le FinFET, permettant de concevoir des circuits différentiel qui optimisent leurs performances sur une plage de température étendue.

Lorsqu'une mesure directe de la dépendance gm/IDS en fonction de la densité de courant est disponible, comme dans les études de cas des transistors MOSFET, il devient possible de concevoir des circuits différentiel offrant des performances optimales sur une large gamme de températures. Cela élimine la nécessité de modèles de conception précis, souvent inaccessibles dans des situations telles que celles rencontrées dans les circuits de contrôle cryogéniques pour l'informatique quantique.

L'architecture d'un circuit différentiel de base avec une charge miroir de courant pour la conversion différentiel-unipolaire est typiquement utilisée dans des applications comme celles des amplificateurs à faible bruit (LNA) ou dans les circuits de lecture d'un processeur quantique. La simulation des performances, basée sur des modèles de MOSFET en technologie 22 nm FDSOI, révèle des caractéristiques intéressantes de gain à basse fréquence et de produit gain-bande passante (GBW). Par exemple, à 65°C, une longueur de grille de 180 nm donne un gain en basse fréquence de 42 dB à 1 MHz, mais un produit GBW relativement faible, inférieur à 2 GHz. Cependant, pour une longueur de grille de 38 nm, une meilleure performance avec un GBW de 360 GHz est obtenue.

La gestion de la température est cruciale pour garantir la stabilité du circuit. La simulation des performances à différentes températures, de -75°C à +125°C, montre que le gain à basse fréquence (AV) et la valeur maximale de GBW augmentent lorsque la température baisse. En outre, la densité de courant maximale de GBW s'élargit également à mesure que la température diminue. Cette dynamique peut avoir un impact significatif dans des applications où une large plage de température est impliquée, notamment dans les environnements cryogéniques utilisés pour les circuits quantiques.

Il est également à noter que la mise en œuvre de circuits à op-amps idéaux avec des gains de 60 dB dans des boucles de rétroaction négative est un aspect fondamental pour atteindre une polarisation optimale des transistors. Cela est crucial pour garantir que les transistors p-MOSFET et n-MOSFET dans le circuit différentiel fonctionnent dans des conditions optimales à travers une large gamme de températures et de densités de courant.

Les concepteurs de circuits différentiel doivent être particulièrement attentifs à la correspondance entre la longueur de grille, la largeur de grille et la densité de courant pour garantir une performance optimale. Les circuits doivent être conçus de manière à minimiser les pertes, maximiser le gain et assurer une large bande passante sans augmenter excessivement la consommation d'énergie.

Optimisation des performances des circuits CMOS à températures cryogéniques : Défis et solutions techniques

Les circuits CMOS opérant à des températures cryogéniques représentent un défi majeur en raison des variations de performance des transistors, de la gestion de la dissipation thermique et de la nécessité d'une grande précision dans les paramètres de fonctionnement. En particulier, pour les applications quantiques, où des millions de qubits doivent être intégrés avec des amplificateurs de lecture individuels, la conception des circuits doit permettre un fonctionnement optimal à des températures de l'ordre de 4 K, dans les cryostats à hélium liquide.

Les amplificateurs à faible consommation, destinés à des applications cryogéniques, doivent être conçus pour dissiper moins de 0,3 μW, tout en offrant un gain de 20 dB et un faible niveau de bruit pour traiter des signaux d'entrée de 2 mVpp à 1 GHz. Cela est réalisable avec des transistors MOSFET ayant une largeur de grille de 160 nm et une longueur de grille de 28 nm, opérés dans la région sub-threshold à une densité de courant de 1 μA/μm. Ces résultats montrent non seulement la faisabilité de circuits amplificateurs ultra-basse consommation mais aussi l'importance de l'optimisation des transistors en fonction de la température pour maximiser les performances.

Une autre composante essentielle de la conception des circuits CMOS cryogéniques est l'optimisation des portes logiques. À température cryogénique, la vitesse de commutation des portes logiques FDSOI CMOS est dictée par la transconductance du transistor (gm) et le courant de saturation (ION), qui peuvent être ajustés par la tension de la grille arrière, sans avoir à modifier la tension d'alimentation (VDD), contrairement aux technologies CMOS traditionnelles. Cela permet une grande flexibilité dans la gestion de la vitesse de commutation tout en maintenant des performances optimales à des températures ultra-basses.

Dans le cas des technologies FDSOI à 22 nm et 28 nm, le rapport de largeur de grille entre les transistors p-MOSFET et n-MOSFET joue un rôle crucial pour optimiser les performances des portes logiques. À des températures cryogéniques, les transistors n-MOSFET voient leur mobilité et leur transconductance s'améliorer plus que celles des p-MOSFET. Par conséquent, pour les applications à 2 K, il est nécessaire d'augmenter la largeur du p-MOSFET par rapport à sa valeur à température ambiante, afin de compenser cette différence de performance.

Une autre amélioration à prendre en compte pour l'optimisation des circuits CMOS cryogéniques est la gestion de l'énergie de commutation. Les simulations de l'énergie de commutation pour différentes technologies CMOS montrent que l'énergie nécessaire pour faire fonctionner les portes logiques est significativement réduite à des températures cryogéniques, notamment dans les technologies FDSOI. En effet, les mesures des transistors à 2 K montrent une diminution de la consommation énergétique par rapport aux températures ambiantes, ce qui est essentiel pour le bon fonctionnement des systèmes intégrés à grande échelle.

En résumé, l’optimisation des circuits CMOS pour les températures cryogéniques repose sur la gestion précise de la tension de la grille arrière pour contrôler le courant de bias, ainsi que sur l’adaptation des paramètres de conception des transistors en fonction des variations de mobilité et de transconductance. Les technologies FDSOI et FinFET sont particulièrement adaptées à ces environnements extrêmes, mais il est impératif de prendre en compte les effets de température sur la performance des transistors, notamment en ajustant les rapports de largeur de grille et en optimisant la dissipation thermique.

Comment optimiser la conception des amplificateurs et des modulateurs optiques en utilisant des technologies avancées ?

La conception d’amplificateurs à faible bruit (LNA) et d’amplificateurs de puissance (PA) nécessite une prise en compte minutieuse de plusieurs paramètres, notamment l'adaptation de l'impédance d'entrée et la minimisation du bruit. Le comportement des composants à différentes fréquences et leur optimisation pour des plages de température étendues jouent un rôle crucial dans l’efficacité globale de ces dispositifs, notamment pour les applications dans des environnements extrêmes comme l'espace.

Les résultats des simulations montrent que, à une fréquence de 28 GHz, à la fois les coefficients S11 et Sopt (Gmin) sont largement supérieurs à -14 dB, et que la valeur NF (Noise Figure) est seulement 0.075 dB plus élevée que le minimum théorique NFMIN. Cela démontre que l'adaptation simultanée du bruit et de l'impédance d'entrée a été réalisée avec succès. Toutefois, il reste à ajouter un réseau d’adaptation de sortie pour maximiser le gain S21, en visant idéalement à faire correspondre la valeur MAG à 28 GHz.

Il est également important de mentionner qu'un circuit générateur de tension de porte arrière automatique, tel que discuté dans la section relative au stade différentiel, peut être utilisé pour ajuster la tension de porte arrière. Ce dispositif permet de maintenir des conditions de polarisation constantes (VGS1,2 = VDS1,2 = VDD/2) sur toute la plage de température, de 2 K à 400 K, ce qui est particulièrement utile pour les LNAs destinés aux applications spatiales.

Une approche similaire à celle des LNAs, qui consiste à placer une inductance entre le nœud source d’un MOSFET et la masse pour créer une résistance positive à son terminal de grille, est également employée dans les amplificateurs de puissance. De plus, une capacité correctement dimensionnée, placée entre la grille et la masse, génère une résistance positive aux bornes source et drain du MOSFET. Ce phénomène, utilisé dans les LNAs à base de transistors InP HBT dans les fréquences millimétriques, permet d’adapter l'impédance d'entrée sans ajouter de réseau d’adaptation supplémentaire.

L’utilisation d’un varacteur FDSOI (Fully Depleted Silicon On Insulator) dans un dispositif CMOS à faible tension permet de rendre l’impédance d'entrée et de sortie ajustable. Cela est possible en modulant les capacités entre la grille et la masse, ce qui facilite l’adaptation des impédances dans un étage à gain commun. Une telle approche est également utilisée pour la conception de modulateurs optiques à large amplitude de tension et de DACs à haute fréquence.

Dans la conception d’amplificateurs de puissance à faible bruit, comme ceux utilisés dans les systèmes à grande bande passante, l’ajustement de la tension de porte arrière permet de maintenir des conditions de polarisation adaptées au fonctionnement en classe A, AB ou F, en fonction des besoins en termes de linéarité et de puissance de sortie. L'optimisation de l’impédance de sortie et l’adaptation thermique des composants sont des éléments essentiels dans la conception de dispositifs performants.

Il est également important de comprendre que dans un étage amplificateur de type classe-F, la puissance de sortie peut être optimisée par un choix approprié du nombre de transistors empilés et de la résistance de charge différentielle. En utilisant des MOSFETs avec des caractéristiques bien définies, comme la taille de la porte et les capacités internes, il est possible d'atteindre un compromis optimal entre la puissance de sortie, l'efficacité et la consommation d’énergie. Cela peut être particulièrement pertinent dans des configurations comme les amplificateurs à trois ou quatre transistors pour maximiser l'efficacité tout en maintenant une dissipation thermique minimale.

En outre, la dissipation d’énergie et la gestion thermique jouent un rôle essentiel dans la conception des amplificateurs. Les résistances parasites comme Rds(on) peuvent affecter l'efficacité globale de l'amplificateur et nécessitent un dimensionnement minutieux des transistors. L'optimisation des courants de polarisation et la gestion de la tension de déchet (Vds) permettent de maximiser la puissance de sortie tout en minimisant les pertes thermiques.

Quel est l'impact du voltage de grille sur les caractéristiques des commutateurs RF en technologie CMOS FDSOI ?

Dans les applications RF, en particulier les commutateurs RF, la plupart des transistors fonctionnent en inversion forte, comme cela a été mis en évidence dans le cadre de cette discussion. Lorsque la tension de grille dépasse la tension de seuil, un canal se forme entre les jonctions drain-source, permettant au courant de circuler du drain vers la source dans l'état "on". Cette opération se distingue de l'inversion faible, ou fonctionnement en sous-seuil, où la tension de grille est inférieure à la tension de seuil de 100 mV ou plus, provoquant une conduction minime.

Les commutateurs RF en MOSFET CMOS FDSOI sont conçus pour fonctionner dans une plage de résistance linéaire, même à des niveaux de signal RF élevés, afin de maintenir une réponse stable et prévisible. Lors de l’opération en régime "on", le transistor fonctionne généralement dans la région triode, lorsque la tension drain-source (Vds) est inférieure ou égale à la différence entre la tension de grille-source (Vgs) et la tension de seuil (Vth). Dans cette région, le courant de drain suit une loi carrée. Cependant, pendant le fonctionnement en commutateur, le composant AC de la tension Vgs est la moitié de la tension Vds, ce qui peut être formulé par : Vgs = Vgs,H0 + Vds/2, où Vgs,H0 représente la composante continue de la tension de grille-source, et Vds est la tension à travers le transistor avec une composante continue nulle.

Cette caractéristique du fonctionnement en triode permet d’obtenir une réponse linéaire du transistor en réponse à la tension RF appliquée, ce qui est crucial pour les performances du commutateur RF. La résistance de canal "on" (Ron) d'un commutateur RF peut être décrite quantitativement en dérivant l'équation de courant de drain par rapport à la tension, ce qui fournit une relation directe entre la résistance de canal et les paramètres de fonctionnement du commutateur, permettant de mieux comprendre comment la résistance varie en fonction des facteurs clés, tels que la taille du transistor et la tension appliquée.

Typiquement, les transistors des commutateurs RF ont une largeur de grille totale de l’ordre de plusieurs millimètres, ce qui entraîne une résistance de canal très faible, souvent inférieure à 1 Ω. Dans l'état "on", la chute de tension drain-source est considérablement plus faible que la tension de polarisation continue de la grille-source, ce qui fait que le transistor fonctionne de manière stable dans la région ohmique linéaire, même si certaines non-linéarités d’ordre élevé peuvent apparaître lorsque la tension drain-source dépasse certaines limites.

Une des préoccupations majeures lors du fonctionnement des commutateurs RF est l'effet de la tension RF négative, qui peut polariser la diode source-corps dans une direction avant, générant ainsi un courant non désiré à travers la diode. Pour éviter ce phénomène, il est nécessaire d’appliquer une tension négative au terminal de corps afin de prévenir le passage de courant à travers la diode. En outre, la tension de claquage drain-source, qui définit la capacité de gestion de la tension et les distorsions non linéaires d’un transistor individuel, est un autre paramètre clé des MOSFET dans les commutateurs RF.

Lorsqu’un transistor fonctionne dans l'état "off", des niveaux élevés de tension RF peuvent provoquer une chute de tension importante à travers le canal, entraînant des distorsions harmoniques et une transition vers l'état "on" si la tension atteint le seuil de claquage. La tension de claquage est définie approximativement par : VRF,BR = 2(Vth − Vgs,H0). Cette transition peut engendrer une dissipation thermique excessive en raison de la chaleur générée, augmentant ainsi les risques de dégradation thermique du dispositif.

Il est également essentiel de souligner que l’optimisation de la conception peut se traduire par une réduction significative des erreurs de simulation des distorsions harmoniques, notamment lorsqu’on utilise des substrats de haute résistivité, bien que la modélisation des effets non linéaires du substrat reste encore en phase de développement. Les modèles de transistor, comme le modèle PSP de Penn State, se sont révélés plus efficaces que les modèles traditionnels pour simuler le comportement non linéaire dans les applications de commutateurs RF.