Optimisation des amplificateurs à transconductance avec feedback actif de polarisation du corps : une approche à base de circuits invertisseurs

Le développement d’amplificateurs à transconductance (OTA) pour des systèmes sans fil et filaires à faible consommation énergétique exige des techniques innovantes permettant d'améliorer leur performance tout en minimisant l'empreinte matérielle et la consommation d’énergie. L'un des concepts avancés dans ce domaine est l'utilisation d'un feedback actif de polarisation du corps, qui améliore les performances des OTA basés sur des circuits invertisseurs.

Dans ce cadre, la topologie proposée permet une amplification accrue grâce à l’intégration de la rétroaction de polarisation, ou back-gate, dans un environnement CMOS à 22 nm. L’architecture adoptée pour cet OTA repose sur une configuration de noyau minuscule de seulement 30 μm × 30 μm, ce qui la rend particulièrement efficace en termes d'occupation de surface. Le circuit est alimenté par une source unique de 1 V, avec une consommation réduite à 3,8 mW, permettant ainsi une utilisation dans des applications où l’efficacité énergétique est primordiale.

La technique de feedback actif appliquée à ce type de circuit permet une amélioration significative du gain en boucle ouverte, passant de 24 dB à un maximum de 42 dB, ce qui représente une augmentation substantielle sans compromettre la consommation de puissance. Ce gain peut être ajusté grâce à la variation du facteur de gain Ab, introduisant une flexibilité importante pour des applications nécessitant une amplification précise.

Une des caractéristiques intéressantes de cette configuration est son faible impact sur les variations de gain avec les changements de la tension d'alimentation ou de température. Par exemple, une variation de la tension d'alimentation entre 0,9 V et 1,1 V n’entraîne qu’une légère variation de gain de moins de 3 dB, ce qui confère à l’OTA une stabilité remarquable même dans des conditions extrêmes de fonctionnement. La variation de température, quant à elle, génère un écart de gain de 5,5 dB entre 20 et 70 °C, ce qui reste relativement faible, malgré un léger accroissement de la consommation de puissance.

Les résultats de mesure obtenus pour plusieurs échantillons, utilisant le même réglage de Ab, montrent une grande uniformité, avec une variation de gain inférieure à 1 dB entre différents lots. Cela démontre la répétabilité et la fiabilité du dispositif, éléments cruciaux pour les applications en série. De plus, la performance linéaire de l’amplificateur est attestée par des tests de distorsion spectrale, avec une linéarité mesurée à 50 dBc pour une entrée de signal à 212 MHz à -3 dBm.

L’application de cette technique à d’autres topologies d’OTA, telles que celles basées sur la logique différentielle en mode courant (CML), ouvre la voie à une variété d’utilisations dans des systèmes analogiques et mixtes complexes. L'architecture à gain boosté par polarisation du corps est ainsi non seulement un moyen d'améliorer le gain des amplificateurs sans sacrifier la consommation, mais elle offre également des solutions pour optimiser les performances dans des configurations plus complexes où la stabilité et la linéarité sont essentielles.

Il est important de souligner que l'utilisation de la technique de back-gate gain boosting permet également de minimiser les défis liés aux compensations classiques des boucles fermées, comme la compensation de Miller ou la compensation feedforward. Cela simplifie le design et réduit le nombre de composants nécessaires, tout en augmentant l'efficacité globale du système. Ainsi, cette approche est particulièrement avantageuse pour les applications en radiofréquence et les filtres à fréquence élevée, où les compromis entre consommation, espace et performance sont souvent difficiles à gérer.

L'impact de ces innovations sur les performances des circuits CMOS à faible consommation est considérable, et ouvre des perspectives intéressantes pour le développement de nouveaux dispositifs à la fois compacts, puissants et économes en énergie.

Optimisation de la conception des circuits CMOS : Influence de la densité de courant, de la température et des variations de la tension de seuil

Il convient de noter que la densité de courant de drain-source à laquelle la transconductance normalisée atteint son maximum, pour chaque valeur de $V_{BG}$, reste pratiquement inchangée à travers une large gamme de températures, de 2 K à 300 K. Ce constat est crucial pour la conception de circuits analogiques et mixtes (AMS) qui doivent maintenir leurs performances même sous des variations extrêmes de température. À 2 K, la transconductance maximale et les valeurs de $g_m / I_{DS}$ en saturation à $|V_{DS}| = 0.8 V$ augmentent par rapport à celles observées à 300 K. Ces améliorations, respectivement de 25 % pour les MOSFET de type p et de 35 % pour les MOSFET de type n, sont principalement dues à la mobilité accrue des porteurs de charge à des températures très basses, et ce, jusqu'à ce que cette amélioration se stabilise autour de 70 K.

Un autre facteur critique dans la conception des circuits à faible puissance et basse tension est le rapport $g_m / I_{DS}$. Dans la région de sous-seuil, où le courant de drain est dû principalement à la diffusion et non à la dérive des porteurs de charge, ce rapport atteint ses valeurs maximales, proches de celles des transistors bipolaires, avec l'avantage supplémentaire d'une tension de seuil plus faible et d'une ajustabilité grâce à $V_{BG}$. Les MOSFET à FDSOI, en particulier, montrent un rapport $g_m / I_{DS}$ maximal pouvant atteindre environ 70-100 V⁻¹ à 2 K, ce qui est comparable à celui des FinFETs et des HBTs SiGe, ce qui leur confère une grande efficacité dans les circuits analogiques à faible fréquence.

Dans la conception d'amplificateurs opérationnels (opamps), un autre facteur important est le gain en tension intrinsèque $A_V = g_m / g_o$, où $g_o$ est la conductance de sortie du MOSFET. À température ambiante, on observe que le gain en tension augmente avec une polarisation en avant de la grille arrière $V_{BG}$, passant de 12 à 16 lorsque $V_{BG}$ varie de 4 V à 0 V, ce qui permet d'améliorer les performances des circuits analogiques à haute fréquence et de grande puissance. Ces propriétés font des MOSFET FDSOI une excellente solution pour les circuits à haute linéarité et grande bande passante, tout en maintenant une faible consommation d'énergie.

Comment maximiser les performances des technologies FDSOI à 22 nm : de la logique CML aux transconducteurs large bande

Les technologies FDSOI (Fully Depleted Silicon On Insulator) de 22 nm offrent des caractéristiques uniques pour la conception de circuits à grande vitesse et de faible consommation. Ces caractéristiques sont particulièrement exploitées dans des applications où la performance à haute fréquence et une faible dissipation thermique sont des critères essentiels, tels que les processeurs quantiques cryogéniques et les modulateurs à large bande. Parmi les aspects les plus notables de ces technologies figure l'optimisation des tensions de grille arrière (back-gate voltage) pour obtenir des performances exceptionnelles, qu'il s'agisse de la vitesse de commutation des transistors ou de l'isolement dans les circuits à haute fréquence.

Un exemple spécifique de l'application de cette technologie est l'utilisation des tensions de grille arrière dans les modulateurs à 80 GHz. Dans ce cas, l'optimisation des tensions de grille arrière des transistors p-MOSFET et n-MOSFET a permis de réduire les fuites d'images et d'améliorer la suppression des fuites RF et LO à plus de 40 dB. Cette capacité d'ajuster de manière indépendante les tensions de seuil (Vt) des transistors, grâce à la grille arrière, est un avantage majeur par rapport aux autres technologies comme les FinFET, où des transistors à Vt précisément contrôlés sont nécessaires pour obtenir des performances similaires.

L'optimisation des circuits à basse tension, en particulier dans le contexte de la logique CML (Current Mode Logic), est un autre aspect où la technologie FDSOI se distingue. La logique CML fonctionne de manière optimale lorsque les transistors commutent à des densités de courant proches du maximum, mais avec une tension de source-grille (VGS) soigneusement ajustée pour garantir une réponse linéaire. Avec une tension d'alimentation réduite, il devient de plus en plus difficile de satisfaire cette condition dans les nœuds CMOS avancés tout en maximisant la tension de drain-source (VDS). Cependant, dans les technologies FDSOI à 22 nm, le Vt des transistors peut être ajusté de manière indépendante pour optimiser la logique CML et maximiser la vitesse de commutation tout en maintenant un faible niveau de consommation.

Il est également important de noter que les propriétés des transistors FDSOI permettent d'obtenir des résultats optimaux en termes de dissipation thermique et de consommation d'énergie, ce qui est crucial dans les applications à haute fréquence et à faible consommation. L'utilisation de la grille arrière permet non seulement d'améliorer la vitesse de commutation, mais aussi de minimiser l'impact des parasitismes, en particulier dans les circuits analogiques à haute fréquence. De plus, cette flexibilité offre un contrôle précis sur la performance des circuits à température cryogénique, ce qui est essentiel pour les applications dans des environnements où les températures sont très basses.

Ainsi, l'intégration de ces technologies avancées dans des applications telles que les processeurs quantiques, les ADCs haute vitesse, et les modulateurs passifs à large bande permet d'atteindre des performances qui étaient auparavant impossibles à réaliser avec d'autres technologies CMOS. L'optimisation des transistors à 22 nm FDSOI représente donc un progrès majeur dans le domaine des circuits haute fréquence, tant en termes de performances que de consommation d'énergie.

Quelle est l'évolution de la technologie SOI-CMOS dans la conception des commutateurs RF ?

La technologie SOI-CMOS, qui domine le marché des commutateurs RF avec plus de 85 % de parts de marché depuis plus d'une décennie, continue d’évoluer, notamment à travers une amélioration de la productivité du FOM de RonCoff de 20 % en 2015. Cette amélioration a été suivie par une réduction continue du FOM, qui a plus que doublé depuis lors. Ce progrès repose sur l’utilisation de transistors MOS de type n et p, isolés du substrat par une couche d'oxyde enterré (BOX). Cette isolation permet de minimiser la capacité parasite drain-source, en raison de la faible permittivité du BOX comparée à celle du silicium. Cette isolation galvanique entre les transistors joue un rôle crucial en réduisant le courant de fuite, ce qui améliore la performance globale des dispositifs tout en diminuant la consommation d'énergie.

Un MOSFET de commutation, bien que construit comme un dispositif MOS général, est spécifiquement optimisé pour fonctionner en mode coupé et en mode triode, car ce sont les deux états dans lesquels les commutateurs fonctionnent – respectivement en état éteint et allumé. La combinaison d'une lithographie de fine taille pour le processus FEOL (Front-End Of Line) et des générations plus anciennes de processus BEOL (Back-End Of Line) utilisant des couches métalliques épaisses permet de minimiser la taille des commutateurs RF tout en obtenant un FOM RonCoff faible.

Les commutateurs RF linéaires, conçus à partir de transistors MOS, comportent généralement une résistance élevée connectée en série avec le terminal de la porte du transistor. Cette résistance joue un rôle fondamental dans la définition du comportement non linéaire et du temps de commutation du commutateur RF. Le temps de commutation est quantifié par une constante de temps dépendant de la résistance de la porte et des capacités parasites du transistor, et il est directement proportionnel à la valeur de cette résistance. En théorie, si la résistance de la porte est supprimée et que l’énergie de la source de contrôle est suffisamment élevée, le temps de commutation pourrait se rapprocher de la plage des nanosecondes. Cependant, une telle configuration introduirait des problèmes de linéarité importants en raison de la division inégale de la tension entre les terminaux de la porte-source et de la porte-drain.

Les caractéristiques principales d’un commutateur RF à transistor unique sont représentées par un circuit équivalent, dans lequel les éléments parasites de premier ordre en état de coupure sont décrits. Lorsque la tension à la porte est suffisamment inférieure à la tension de seuil Vth, le transistor fonctionne en état éteint, où il agit comme un simple condensateur dans le chemin du signal. Les principales contributions à la capacité de l'état éteint sont les capacités parasites non linéaires Cgs, Cgd et Cds. La contribution des capacités de jonction Csb et Cdb est négligeable, grâce à l'utilisation d'un substrat à haute résistivité qui minimise l'impact de ces jonctions.

Comment les circuits d’accélération améliorent-ils la vitesse de commutation des interrupteurs RF ?

L’étude des interrupteurs RF a permis des avancées importantes dans l’optimisation des temps de commutation, notamment en introduisant des circuits d’accélération. Ces interrupteurs, utilisés dans divers systèmes de communication, nécessitent des mesures précises pour évaluer leurs performances et leur réactivité. La vitesse de commutation est cruciale, car elle détermine la rapidité avec laquelle un signal peut passer d’un état à un autre, impactant ainsi l'efficacité du système dans son ensemble. Les tests effectués sur les interrupteurs à base de technologie CMOS FD-SOI révèlent l'importance de l’accélération dans ce processus.

Un banc d’essai a été conçu pour mesurer le temps de commutation des interrupteurs dans deux directions : de l’état "off" à "on" et inversement. Un signal d'excitation en ondes continues de fréquence 824 MHz et de puissance 0 dBm a été appliqué à l'interrupteur sous test (DUT), tandis qu'un analyseur de spectre était utilisé pour enregistrer l'enveloppe de puissance du signal. Ce test permet de comparer les performances d'un interrupteur conventionnel et d'un interrupteur accéléré. La synchronisation des événements était assurée par un générateur de formes d'onde, garantissant ainsi des résultats précis pour la mesure du temps de commutation.

L'analyse des courbes obtenues montre que l’ajout d’un circuit d’accélération permet de réduire considérablement le temps nécessaire pour passer d’un état à l’autre. Dans la transition "off → on", l’interrupteur accéléré atteint le seuil de puissance de −16 dBm en seulement 1.6 µs, soit 12 fois plus rapide que l’interrupteur conventionnel qui prend 19.2 µs. De même, lors de la transition "on → off", l’interrupteur accéléré atteint l’état "off" en 0.2 µs, trois fois plus rapidement que l’interrupteur classique qui met 0.6 µs.

Un autre aspect critique de la performance des interrupteurs RF est leur linéarité, particulièrement importante dans les systèmes qui requièrent une faible distorsion du signal. Pour cela, un test de distorsion harmonique a été effectué, où l’interrupteur sous test était excité par un signal à 900 MHz. Les résultats ont montré que l’ajout du circuit d’accélération n’avait pas d’impact négatif sur la linéarité de l’interrupteur. Les courbes de puissance harmonique mesurées étaient presque identiques entre les deux types d’interrupteurs, confirmant ainsi que l’accélération n’introduit pas de distorsion significative.

Concernant les pertes d’insertion, les caractéristiques en petites signaux des interrupteurs ont montré des résultats similaires, bien que l’interrupteur avec circuit d’accélération présente une légère amélioration, en particulier à des fréquences plus élevées. Cela pourrait être dû à la résistance accrue du shunt induite par le réseau de polarisation. En revanche, lorsque l’interrupteur est en état "on", les performances restent identiques pour les deux types d’interrupteurs, avec une résistance de 2.15 Ω à faible fréquence.

L’évaluation de la linéarité et des pertes dans l’état "off" est également cruciale, car elle permet d’identifier d’éventuelles imperfections du design. Les pertes d’insertion dans cet état sont presque identiques pour les deux interrupteurs, bien que l’interrupteur accéléré montre des pertes marginalement inférieures à des fréquences plus élevées. Ce phénomène est également attribué à la résistance du shunt et à la façon dont les circuits de polarisation interagissent avec l’interrupteur.