Analogisten piirikomponenttien kehitys: Miten monipuolinen yhteistyö ja tuki muovaavat tutkimusta ja teknologiaa?

Kaliforniassa vuosina 2006–2015 kertyneet kokemukset ja tutkimustyö ovat muodostaneet vankan pohjan nykyaikaiselle analogisten piirien suunnittelulle ja niiden soveltamiselle laajalla spektrillä. Tämän kehityksen mahdollistivat monipuolinen yhteistyö eri alan asiantuntijoiden, kuten Stephen Weinreichin ja professori Boris Murrmannin, panos analogisten vahvistimien ja transkonduktanssipiirien linearisoinnissa. Erityisesti Mixed Signal Circuit Design -tutkimusryhmän jäsenet, kuten Dr. Marcel Runge ja Julius Edler, ovat osoittaneet sitoutumistaan vaikeuksista huolimatta, mikä on johtanut merkittäviin tutkimustuloksiin, joita on kuvattu eri luvuissa 3–9.

Tekninen infrastruktuuri, jota ovat tukeneet muun muassa Berliinin teknillinen yliopisto, Einstein-säätiö sekä Saksan tutkimusrahastot (DFG) ja opetusministeriön rahoitus (BMBF), on tarjonnut tutkimukselle välttämättömät resurssit. Tämä mahdollisti paitsi laitteistokehityksen myös uudenlaisten algoritmien ja suunnittelumenetelmien luomisen, esimerkiksi taustaportin jänniteohjauksen hyödyntämisen FDSOI-teknologioissa. Näiden menetelmien avulla voidaan maksimoida suorituskyky, laajentaa toimintalämpötila-alueita ja optimoida algoritmeja analogisissa, digitaalissa ja mm-aallon taajuuksilla toimivissa piireissä.

Analogiset vahvistimet, kuten yhteislähdevahvistimet taustaportin transkonduktanssisilmukan avulla, tai aktiivilähtöisen kehon jännitteen hyödyntäminen kytkentämuuntimissa, ovat keskeisiä kehitysalueita. Niiden linearisointi ja tehokkuuden parantaminen on edellyttänyt innovatiivisia ratkaisuja, kuten taustaporttisignaalin aktiivista injektiota, joka vähentää epälineaarisuuksia ja parantaa vahvistimen laatua. Samoin alhaisen tehonkulutuksen VCSEL-ajurit, jotka hyödyntävät taustaportin jännitteen säätöä, ovat osoittaneet merkittävää potentiaalia optisissa tiedonsiirtojärjestelmissä.

Cryo- ja kvanttilaskennan tarpeet ovat haastaneet analogisen ja sekasignaalisuunnittelun entistä älykkäämpiin ratkaisuihin, joissa muun muassa vakiojännitevirrantiheyteen perustuvat bias-menetelmät parantavat mittareiden arvoja ja algoritmien tehokkuutta. Näiden kehitysten myötä analogiset piirit voivat toimia luotettavasti laajalla lämpötila-alueella ja erilaisissa sovelluksissa, kuten datamuuntimissa, joissa korkean lineaarisuuden aikaansaaminen vaatii taustaportin linearisointitekniikoita ja kaistanleveyden kasvattamista.

On tärkeää ymmärtää, että menestys tässä kehittyneessä tutkimuskentässä ei perustu yksittäiseen tekniseen läpimurtoon, vaan laajaan monitieteiseen yhteistyöhön, pitkäjänteiseen tutkimukseen ja riittävään rahoitukseen. Tutkimusryhmän jäsenet eri yliopistoista ja teollisuudesta ovat tuoneet omat erikoisosaamisensa ja kokemuksensa, mikä on mahdollistanut monipuoliset lähestymistavat ja ratkaisujen käytännön toteutuksen. Lisäksi teknologinen ympäristö, kuten FDSOI-tekniikka ja sen kehittyneet biasointimenetelmät, on tarjonnut alustan, jossa analogiset, sekasignaali- ja RF-piirit voivat kehittyä rinnakkain.

Käytännössä tämä tarkoittaa, että lukijan on tärkeää huomioida analogisten piirikomponenttien suunnittelun ja optimoinnin monimuotoisuus sekä alan jatkuva kehitys, joka yhdistää laitteistotason innovaatiot, ohjelmalliset ratkaisut ja järjestelmätason tavoitteet. Suunnittelussa on hallittava eri teknologioiden ja menetelmien yhteisvaikutukset, mikä vaatii syvällistä ymmärrystä sekä teoreettisista että käytännön lähtökohdista. Lisäksi rahoituksen ja infrastruktuurin merkitys tutkimuksen laadun ja tuloksellisuuden takaamisessa on keskeinen.

Miten back-gate jännite ja materiaaliparametrit vaikuttavat FDSOI MOSFETien kynnysjännitteeseen ja suorituskykyyn?

Back-gate-parametri ϕBC säädetään voimakkaasti doppaamalla back-gate-alue joko p- tai n-tyypiksi, mikä mahdollistaa MOSFET-transistoreiden eri kynnysjänniteversiot. Tämä kynnysjännitteen säätömahdollisuus on kuitenkin rajattu, sillä ϕBC:n vaikutus vaimenee α-parametrin kautta, ja kynnysjännitteiden ero on korkeintaan noin 100 mV. Poikkeuksena on tinv-parametri, joka riippuu kynnysjännitteen lisäksi ohjausjännitteen bias-tilasta, kuten kuvat 5.26b ja c osoittavat. Muut α-parametrin osat ovat käytännössä riippumattomia bias-tilasta ja lämpötilasta aina 2 K:sta 400 K:seen, ja niiden riippuvuus back-gate- ja gate-source-jännitteestä on hyvin heikko. Kynnysjännitteen vaihtelu lämpötilan funktiona johtuu pääasiassa Vto- ja ϕBC-termeistä.

FDSOI MOSFETien virta-jännitekäyttäytyminen on hyvin kuvattavissa lyhyen kanavan lineaarisilla yhtälöillä, jotka huomioivat liikkuvuuden heikkenemisen pystysuuntaisessa sähkökentässä sekä nopeuden kyllästymisen lateraalisessa sähkökentässä. Back-gate-jännitteen vaikutus ilmenee käytännössä kynnysjännitteessä, joka modifioi kanavan virtaa, transkonduktanssia ja muita suorituskyvyn mittareita. Triodi- ja saturaatioalueiden suuret signaalit voidaan ilmaista yhtälöillä, jotka sisältävät parametrit kuten liikeherkkyyden μ, top gate -oksidin kapasitanssin COX, kanavan pituuden L, ja parametrit θ ja λ, jotka kuvaavat liikkuvuuden heikkenemistä ja kanavan pituusmodulaatiota.

Perinteinen “square law” -malli pätee vain alhaisilla VGS-Vt -arvoilla, eli kun virrantiheys IDS/W on alle noin 0,15 mA/μm. Tämä alue näkyy selvästi mittauksissa, joissa transkonduktanssi gm käyttäytyy lineaarisesti VGS:n funktiona. Kuitenkin suuremmilla VGS-arvoilla, joissa IDS/W ylittää noin 0,3 mA/μm, virta riippuu VGS:stä käytännössä lineaarisesti, ja transkonduktanssi saavuttaa maksimiarvonsa ja pysyy lähes vakiona. Tällöin MOSFET toimii erittäin lineaarisena komponenttina, jonka pieni-signaalivahvistus ei muutu merkittävästi virran tai gate-source-jännitteen muuttuessa.

Mittaukset ja mallit korostavat myös sitä, että vaikka back-gate-viritys muuttaa kynnysjännitettä merkittävästi, transistorin korkean taajuuden ominaisuudet pysyvät suhteellisen vakaina eri virrantiheyksillä. Tämä tarjoaa joustavuutta suunnittelussa, jossa tarvitaan sekä tarkkaa kynnysjännitteen hallintaa että korkean suorituskyvyn säilyttämistä. Lisäksi paras käytettävissä oleva malli huomioi sekä liikeherkkyyden että nopeuskeskeytymisen yhdistelmän, joka on keskeistä transistorin toiminnan ymmärtämisessä sekä matalalla että korkealla taajuudella.

Ymmärtäminen siitä, miten back-gate-jännite, lämpötila ja materiaaliparametrit yhdessä muovaavat kynnysjännitettä, kanavan liikkuvuutta ja lopulta transistorin kokonaisominaisuuksia, on olennaista sekä FDSOI MOSFETien käytössä että niiden optimoinnissa erilaisiin sovelluksiin. Lisäksi kynnysjännitteen hienosäätö ei ole pelkkä teoriakysymys, vaan sillä on suoria vaikutuksia transistorin virranhallintaan, lineaarisuuteen ja korkean taajuuden suorituskykyyn. Tämä kokonaisvaltainen ymmärrys antaa suunnittelijoille mahdollisuuden hyödyntää FDSOI-teknologian erityispiirteitä täysimääräisesti ja kehittää tehokkaita, skaalautuvia ja suorituskykyisiä piirejä.

Miten AUXDAC:n parametrien säätäminen mahdollistaa 15 bitin lineaarisuuden kompensoimalla yksikkösolujen virhematchejä?

Aktiivinen takaportin kalibrointi tarjoaa tehokkaan ja tilaa säästävän tavan korjata yksikkösolujen satunnaisesta vaihtelusta johtuvat epälineaarisuudet nykyaikaisissa virtaa ohjaavissa DAC-arkkitehtuureissa. Erityisesti FD-SOI-teknologia mahdollistaa nMOS-transistorien kynnysjännitteen tarkan säätelyn takaportin kautta, mikä avaa mahdollisuuden saavuttaa poikkeuksellinen lineaarisuus ilman merkittäviä pinta-alakustannuksia.

DAC:n suunnittelussa tähdätään alun perin 60 dBc:in spuriaanivapaaseen dynamiikkaan (SFDR), mutta aktiivisen takaportin kalibroinnin avulla pyritään saavuttamaan yli 90 dBc:n SFDR korjattuna. Tämä vaatii korkeatasoista yksikkösolujen yhtenäisyyttä, jolloin sallittu maksimaalinen jäännös-INL on 0,1 %.

Tässä kontekstissa tärkeää on ymmärtää, että pyritään suhteellisten, ei absoluuttisten, virheiden kompensointiin. Modulaattorin lineaarisuus palautuu, vaikka kokonaisvahvistus hieman poikkeaisi ihanteesta.

FD-SOI-teknologian mahdollistama nMOS-takaportin hallinta seuraa transistorimallia, jossa kynnysjännitettä voidaan säätää lähes lineaarisesti suhteessa takaportin jännitteeseen – herkkyys on 72 mV/V. Tämä tarkoittaa, että 1 V jännite takaportissa voi alentaa kynnysjännitettä 72 mV:llä ja lisätä virtaa vastaavasti. Tässä konfiguraatiossa sekä nMOS että pMOS transistorit vaikuttavat kokonaisvirran epäyhtenäisyyteen.

Yksinkertaistuksen vuoksi huomio kiinnitetään kuitenkin pelkästään nMOS:iin, jolloin pMOS:n kontribuutio jätetään huomioimatta. Tämä on riittävää, sillä mittaukset osoittavat, että nMOS:in hallinnalla voidaan kompensoida jopa 7 % yksikkösolujen mismatchista.

AUXDAC:n täyden skaa

Miten ultralow-jitter-kellopolku ja Track-and-Hold -piiri vaikuttavat korkeataajuisten signaalien näytteenottamiseen?

Korkeataajuisten signaalien tarkka näytteenotto edellyttää erittäin alhaista kellon jitteriä sekä pienen aika- ja virtausvakion omaavaa Track-and-Hold (T&H) -piiriä. Kellon jitter vaikuttaa suoraan näytteenoton tarkkuuteen, ja esimerkiksi 39 GHz:n sisääntulosignaalilla halutaan säilyttää vähintään 5,5 bittiä tehokasta resoluutiota (ENOB). Tässä kehitystyössä esitelty ultralow-jitter-kellopolku toteutetaan itsevirittyvällä CMOS-vahvistimella, joka tuottaa vakaan 450 mV:n tasavirtatason ja 50 Ω:n tulovastuksen. Tämän vahvistimen matalien taajuuksien vahvistus on 18 dB ja kaistanleveys yltää 30 GHz:iin. Kytkentä hyödyntää ristikkäin kytkettyjä inverttereitä, joiden tarkoituksena on saavuttaa 180 asteen vaihesiirto komplementaaristen kellovaiheiden välillä. Kytkennän viimeiset kolme invertteriä on mitoitettu niin, että kellon nousu- ja laskureunat ovat teräviä, mikä vähentää sekä jitteriä että virran kytkentähäiriöitä.

T&H-piirin syöttö on differentiaalinen, ja sen terminaalivastus on 100 Ω, mikä parantaa signaalin palautussuhdetta. Syöttöpuolella käytetään pMOS-lähde-seuraajaa (source follower), joka tarjoaa noin 6 Ω:n lähdevastuksen ja parantaa signaalin siirtoa flash-komparaattoreille. Flash-komparaattorien kuormitus erotetaan näytteenottopiiriltä flash-bufferilla, mikä yhdessä kahden vahvistimen kanssa mahdollistaa alle 4 ps:n aikavakion, mikä on kriittistä dynaamisen vakaantumisen kannalta.

Kellon vaihevirheen kompensoimiseksi käytetään 5-bittistä vaiheenkorjaavaa CDAC-virtapiiriä, joka mahdollistaa ± 3σ:n virheen korjaamisen 2 ps:n säädöillä ja 30 fs:n aikayksikön tarkkuudella. Tämä takaa näytteenottovaiheen erittäin tarkan säädön ja minimoi siirtymävirheet jopa 37 GHz:n signaaleilla.

Mittauksissa saavutettiin 18,5 GS/s näytteenottotaajuudella parhaimmillaan 6,9 bittiä ENOB-arvoa 198 MHz:n matalataajuisella sisääntulolla sekä 5,6 bittiä 37 GHz:n korkeataajuisella signaalilla, mikä osoittaa piirisuunnittelun onnistuneen kattamaan laajan taajuusalueen. Lisäksi dynaaminen suorituskyky ja harmoninen särö pysyivät erittäin hyvällä tasolla. T&H-piirin ydin kuluttaa 65 mW 1,2 V:n käyttöjännitteellä, kun taas kellovahvistin kuluttaa 10 mW 0,9 V:n jännitteellä.

On myös olennaista ymmärtää, että vaikka yksittäisen kanavan suorituskyky on keskeinen, useiden kanavien aikaerotus (time interleaving) on yleinen tapa nostaa näytteenottotaajuutta edelleen. Tämä lisää suunnittelun kompleksisuutta, koska kanavien välinen synkronointi, jitterin hallinta ja vaiheenkorjaus korostuvat entisestään. Lisäksi häiriöiden hallinta, lämpötilariippuvuudet ja piirin prosessivarianssit vaativat huolellista kalibrointia ja kompensointia mittaustulosten varmistamiseksi.