Il valore di flusso residuo BRB_R e l'intensità del campo coercitivo HCH_C, indicati nel ciclo B-H mostrato nella figura 2.9, sono parametri cruciali per la progettazione di un misuratore a bobina mobile con magnete permanente (PMMC). Il flusso residuo BRB_R deve essere il più alto possibile, poiché determina la forza magnetica effettiva BB che può essere ottenuta nello spazio d'aria del misuratore PMMC. Se HCH_C è basso, la probabilità che il magnete permanente si demagnetizzi è alta, quindi è essenziale che HCH_C sia sufficientemente alto per garantire la buona performance di un magnete permanente. Pertanto, per ottenere un buon materiale magnetico permanente, sia BRB_R che HCH_C devono essere il più alti possibile.

Inizialmente, il materiale più utilizzato per i misuratori PMMC era quello di tipo alnico, una lega composta da alluminio, nichel, cobalto, rame e ferro. Alcuni magneti alnico sviluppati successivamente contenevano anche titanio. Con l'invenzione dei magneti permanenti ceramici, come il Ferroxdure (BaFe12O19), i magneti alnico sono stati gradualmente sostituiti da questi nuovi materiali. Un aspetto importante da considerare è che, con un dato magnete permanente, la densità di flusso sviluppata nell'intercapedine anulare diminuisce all'aumentare della distanza di questa intercapedine. Pertanto, è fondamentale progettare l'intercapedine in modo ottimale per ciascun progetto di misuratore. Il valore di BB dipende principalmente dalla forza magnetica (densità di flusso) offerta dal magnete permanente e dalla larghezza dell'intercapedine (fra i pezzi polari e il cilindro centrale).

La selezione dell'area di interazione AA e del numero di spire NN della bobina è vincolata dalle dimensioni fisiche del magnete permanente e dal misuratore stesso. Non può essere superiore a pochi centimetri quadrati. Inoltre, un numero maggiore di spire NN aumenta la spessore bb della bobina, il che comporta un aumento dell'intercapedine e, quindi, una riduzione del valore di BB disponibile. Questo criterio opposto richiede una scelta ottimale della larghezza dell'intercapedine e del numero di spire nella bobina. Per ridurre al minimo il peso del sistema a bobina mobile, le bobine vengono avvolte con filo di alluminio invece che di rame, come comunemente accade in dispositivi elettrici.

La selezione del perno e dei cuscinetti (pivots) di un misuratore PMMC riguarda principalmente due proprietà: la capacità di sostenere il peso della bobina mobile e, allo stesso tempo, offrire una bassa frizione per il movimento rotazionale del sistema a bobina mobile. Inizialmente, il giunto del perno era di tipo a perno e attacco, ma successivamente fu sostituito dal cuscinetto a gioiello. Il nome "cuscinetto a gioiello" deriva dal materiale, solitamente pietre semipreziose, utilizzato per realizzare il cuscinetto. Questi cuscinetti furono inventati da Nicolas Fatio de Duillier e Pierre Jacob Debaufre nel 1702, per ridurre l'attrito nei meccanismi di orologi e successivamente adattati ai misuratori. La superficie dura e liscia di un cuscinetto a gioiello riduce significativamente il coefficiente di attrito rispetto al metallo. Ad esempio, il coefficiente di attrito statico tra acciaio e acciaio è 0,58, mentre quello tra zaffiro e acciaio è solo 0,15. Fino al XX secolo, i cuscinetti a gioiello erano realizzati con gemme naturali come zaffiro, rubino o diamante. Successivamente, venne sviluppato un processo per coltivare cristalli artificiali di zaffiro, rendendo i cuscinetti molto più economici. Oggi, i cuscinetti a gioiello sono tutti realizzati con zaffiro o rubino sintetico, che sono materiali tra i più duri conosciuti.

Per quanto riguarda la selezione delle molle, più basso è il valore della costante elastica KSK_S, più alto sarà il valore della costante del misuratore KMK_M e, di conseguenza, migliore sarà la sensibilità del misuratore. Le dimensioni fisiche della molla, tuttavia, sono vincolate dallo spazio disponibile, che limita anche il valore di KSK_S. Una molla, come mostrato nella figura 2.11, ha una zona di deflessione zero fino a un certo punto in cui il momento torcenti applicato raggiunge una soglia, nota come zona morta. Per ottenere una caratteristica di coppia angolare lineare, le due molle nell'amperometro vengono operate in modo che non lavorino mai nella zona morta, ma piuttosto in una regione lineare della curva coppia-angolo. Le molle sono fissate al perno in modo che esercitino tensioni opposte l'una all'altra, evitando il funzionamento nella zona morta. In passato, le molle venivano realizzate in acciaio temprato, ma successivamente si è preferito il bronzo fosforoso per la sua maggiore resistenza e durata.

Tuttavia, se si desidera realizzare un misuratore con una sensibilità molto elevata, con una corrente a scala piena nell'intervallo dei nanoampere, le dimensioni della molla dovrebbero essere estremamente piccole, rendendo la loro produzione impraticabile. Inoltre, le molle, se troppo sottili, rischiano di cedere sotto il proprio peso. Per risolvere questo problema, sono state utilizzate bande elastiche tese di foglie di molla al posto delle tradizionali molle, come mostrato nella figura 2.12. Le sospensioni a bande tese hanno consentito la realizzazione di misuratori PMMC con correnti a scala piena molto basse, nell'ordine dei nanoampere, ma tali misuratori sono diventati molto delicati. Poiché il peso della bobina non è più sostenuto dal perno, ma dalle bande tese stesse, qualsiasi urto o vibrazione causerebbe un grande stress sulle bande, con il rischio di rottura.

Come Misurare Induttanza e Capacitanza: Metodi dei Ponti a Corrente Alternata

La misurazione delle proprietà elettriche degli induttori e dei condensatori è un aspetto cruciale nel campo della fisica applicata e delle scienze ingegneristiche, in particolare quando si lavora con componenti che operano a frequenze elevate. I metodi basati sui ponti a corrente alternata (AC) offrono una precisione elevata e una modalità relativamente semplice per ottenere misurazioni di induttanza e capacitance. Tuttavia, è importante considerare che le caratteristiche di un inductor o di un condensatore possono variare notevolmente a seconda della frequenza di eccitazione e della natura dei materiali impiegati. Questo comporta l’adozione di circuiti equivalenti differenti a seconda delle condizioni di misura.

Misurazione dell'Induttanza

Contrariamente ai resistori pratici, che possono essere realizzati con una resistenza molto vicina al valore ideale, gli induttori reali possiedono una serie di caratteristiche aggiuntive, che includono non solo la resistenza ma anche la capacità parassita e le perdite interne. Queste proprietà dipendono fortemente dalla frequenza di eccitazione. Un induttore privo di nucleo, ad esempio, mostrerà una resistenza AC dovuta al filo utilizzato per avvolgerlo, come rappresentato nel circuito equivalente di Fig. 5.10b. Tale circuito è valido per frequenze basse e medie, ma a frequenze elevate, le perdite di capacità tra gli avvolgimenti (capacità inter-turno) diventano significative, e il circuito equivalente si arricchisce di ulteriori componenti come mostrato nella Fig. 5.10c.

Questa complessità si riflette nella formula dell'impedenza, che per un induttore reale sarà rappresentata come ZL=Rs+jωLsZ_L = R_s + j \omega L_s, dove RsR_s è la resistenza equivalente in serie e LsL_s l'induttanza equivalente. In pratica, le misurazioni degli induttori sono generalmente focalizzate sulla valutazione di questi due parametri. In induttori con nucleo ferromagnetico morbido, oltre alla resistenza del filo, occorre considerare le perdite dovute agli effetti di isteresi e correnti parassite nel nucleo. A livello pratico, il circuito equivalente includerà anche una resistenza in parallelo, come illustrato nella Fig. 5.10d, ma questo modello è valido solo entro certi limiti.

Quando si misura l'induttanza, un altro parametro fondamentale da considerare è il fattore di qualità QQ, che fornisce un'indicazione della purezza dell'induttore, ovvero quanto l'induttore è privo di perdite. Per calcolare il fattore di qualità, si utilizza la formula Q=ωLsRsQ = \frac{\omega L_s}{R_s}.

Ponti per la Misurazione dell'Induttanza

Uno dei ponti più noti per la misurazione dell'induttanza a bassa qualità è il Maxwell Bridge, sviluppato da James Clerk Maxwell nel 1873. Questo ponte, illustrato nella Fig. 5.11, è particolarmente adatto per misurare induttori con fattore di qualità inferiore a 50. La relazione di bilanciamento del ponte è descritta dalla formula (R3+jωL3)=R2R4/(R1+jωC1)(R_3 + j\omega L_3) = R_2 R_4 / (R_1 + j \omega C_1), da cui si ricavano le espressioni per RxR_x e LxL_x. Tuttavia, quando il fattore di qualità diventa troppo alto, le resistenze necessarie per bilanciare il ponte diventano impraticabili, motivo per cui si ricorre a metodi come l'Anderson Bridge per induttori ad alto Q.

Misurazione della Capacitance

A differenza degli induttori, i condensatori pratici sono progettati per avere la capacità come principale proprietà, specialmente quando sono costruiti con materiali dielettrici ideali come la mica. A frequenze normali, il condensatore ideale presenta una corrente che precede la tensione di 90°, come rappresentato nel diagramma delle fasi di Fig. 5.14a. Tuttavia, i condensatori di grande valore o quelli progettati per resistere a tensioni elevate (ad esempio, condensatori ad alta tensione) presentano fenomeni di dispersione, come correnti di perdita interne, che devono essere considerati nei modelli equivalenti. Un condensatore, quindi, può essere rappresentato come un circuito in parallelo formato dalla capacità CpC_p e dalla resistenza di perdita RLR_L, come mostrato in Fig. 5.14b.

In generale, la presenza di perdite in un condensatore pratico introduce un angolo di perdita δ\delta tra la corrente e la tensione. Questo angolo, noto come angolo di perdita del condensatore, è utilizzato per calcolare il fattore di dissociazione DD o la tangente di perdita, che fornisce informazioni sulle perdite interne del condensatore.

Il Ponte di Schering

Per misurare la capacitance di un condensatore pratico, si può usare il Ponte di Schering, un metodo sviluppato decenni fa e ancora ampiamente utilizzato. Il circuito del ponte di Schering, mostrato in Fig. 5.15, confronta un condensatore sconosciuto CxC_x in serie con la sua resistenza RxR_x con un condensatore standard. Questo ponte è in grado di misurare con precisione i condensatori che presentano perdite, calcolando anche il fattore di dissociazione DD.

Considerazioni Finali

Nella misurazione delle induttanze e delle capacità, è fondamentale comprendere che il comportamento dei componenti non è puramente ideale. Le perdite e gli effetti parassiti possono influire notevolmente sui risultati delle misurazioni, in particolare a frequenze elevate o in condizioni di alta tensione. Pertanto, la selezione del metodo di misura più adatto deve tenere conto non solo delle caratteristiche intrinseche dei componenti, ma anche della frequenza di eccitazione e della natura del materiale utilizzato. Inoltre, la misurazione accurata del fattore di qualità e del fattore di dissociazione è cruciale per la caratterizzazione precisa di induttori e condensatori, poiché questi parametri forniscono una panoramica essenziale delle prestazioni reali dei componenti in condizioni operative.

Come funziona il Convertitore Analogico-Digitale (ADC) con Registri di Approssimazione Successiva (SAR)?

Il funzionamento di un Convertitore Analogico-Digitale (ADC) basato su un registro di approssimazione successiva (SAR) è un processo che implica l'uso di un clock progressivo e l'approssimazione successiva dei bit di un segnale digitale a partire dal bit più significativo (MSB). Per un ADC SAR ottimale, è fondamentale che la parte digitale raggiunga lo stato stazionario, e quindi il primo ciclo del clock deve essere definito come T1 ≥ τSAR, dove τSAR rappresenta il tempo di assestamento per il Registro di Approssimazione Successiva.

Per determinare i successivi N bit che compongono il valore dell'ADC, è necessario assicurarsi che ogni stadio del circuito digitale, incluse le unità funzionali come il DAC (Digital-to-Analog Converter), raggiunga anch'esso lo stato stazionario. Per il bit più significativo (MSB), il periodo del clock T2 deve soddisfare la condizione T2 ≥ (τK + τDAC), dove τK è il tempo totale di assestamento, che include τOS, τOC e τSAR. Continuando con la determinazione dei bit successivi, per ciascun bit (MSB-1, MSB-2, ecc.), la condizione del clock si riduce progressivamente con il passare dei cicli, fino ad arrivare al bit meno significativo (LSB). L'ultimo ciclo, relativo allo stato finale, richiede nuovamente che il tempo del clock soddisfi la condizione T ≥ τSAR. Questo meccanismo di riduzione progressiva del tempo del clock consente di ottenere un ADC SAR con clock progressivo, che è più efficiente rispetto ai modelli di clock tradizionali.

Un vantaggio del clock progressivo è che il tempo totale di conversione, noto come Tcon, risulta ridotto, risultando in una formula complessa che dipende dal numero di bit N dell'ADC e dai tempi di assestamento dei vari componenti del sistema: Tcon = (2τDAC + NτK + 2τSAR).

Tuttavia, la generazione di un clock progressivo è complessa e, per semplificare la realizzazione, alcuni produttori ricorrono all'uso di periodi di clock più grossolani, come ad esempio due o tre cicli di clock. In pratica, un ADC SAR a 12 bit potrebbe determinare i primi 4 bit con un clock periodico TC, i successivi 4 bit con un clock a metà della frequenza TC/2, e i rimanenti 4 bit con un clock a frequenza ridotta di TC/4. In questo caso, il tempo di conversione complessivo risulterebbe essere la metà rispetto a quanto accadrebbe con un clock progressivo ottimale, pari a 7 TC invece che 14 TC.

Questo tipo di ADC viene comunemente chiamato ADC di tipo Successive Approximation Register (SAR) perché, attraverso il processo successivo di approssimazione, la tensione generata localmente dal DAC viene progressivamente avvicinata alla tensione di ingresso, fino a ottenere una precisione tale che la differenza tra la tensione di ingresso e quella generata dal DAC sia inferiore a 0.5 LSB (Least Significant Bit).

Nel caso di un ADC SAR a 3 bit, come illustrato nell'esempio, il DAC inizia con una tensione di 6,6 V, riducendola progressivamente ad ogni ciclo di clock. Ad esempio, nel secondo ciclo la tensione di uscita del DAC sarà 4 V, nel terzo ciclo 6 V, e nel quarto ciclo 7 V. In un ingresso di 0,6 V, il processo è simile, ma la tensione generata dal DAC si muoverà in maniera differente in relazione al segnale di ingresso, fino ad avvicinarsi sempre più al valore corretto.

Esistono vari tipi di ADC che si basano su un approccio di sottrazione successiva. Sebbene meno popolari rispetto agli ADC SAR, gli ADC di tipo Successive Subtraction (SSADC) rappresentano una tecnica interessante. Come negli ADC SAR, anche nell'SSADC ogni bit viene determinato a partire dal bit più significativo. Se un bit è uguale a "1", viene sottratto dal segnale di ingresso il valore corrispondente alla tensione del bit, e la tensione modificata viene utilizzata per determinare il bit successivo. Gli SSADC possono essere implementati in diversi modi, tra cui il metodo con riferimento multiplo (N-reference SSADC), con un solo riferimento (One-reference SSADC), o combinando più SSADC a bassa risoluzione per ottenere un SSADC ottimale.

Nel caso dell’SSADC con N riferimenti (NR SSADC), per esempio, sono necessari N riferimenti di tensione, che possono essere ottenuti tramite un semplice partitore resistivo o una rete R-2R a N bit. Questo tipo di ADC implementa la logica che, partendo dal MSB, verifica se la tensione in ingresso è superiore al valore di riferimento del bit. Se lo è, il bit corrispondente viene impostato su "1" e la tensione viene ridotta di un valore specifico. Se la tensione in ingresso è inferiore al riferimento, il bit viene impostato su "0" e la tensione rimane invariata.

Il processo di conversione di un NR SSADC dipende dalla velocità di assestamento dei componenti coinvolti, come i comparatori, i commutatori e i sottrattori. In generale, il tempo di conversione dipende dalla risoluzione dell'ADC e dalla qualità dei componenti, ma si può stimare che il tempo di conversione vari in un intervallo compreso tra Tcon|min = (Nτco + (N − 1)τsw) e Tcon|max = (Nτco + (N − 1)(τsu + τsw)).

Anche se il metodo di sottrazione successiva presenta vantaggi in alcuni contesti, la difficoltà pratica aumenta con l'aumento della risoluzione dell'ADC. Quando si arriva a risoluzioni superiori a 8 bit, le imperfezioni dei comparatori (come il drift e il rumore) diventano influenti sul funzionamento dell'ADC, rendendo più difficile realizzare un SSADC efficiente.

Come Funziona un Convertitore Analogico Digitale a Doppia Pendenza

Il principio di funzionamento di un convertitore analogico-digitale (ADC) a doppia pendenza si basa su due fasi principali: una fase di integrazione e una fase di de-integrazione, che permettono di misurare con precisione il valore di una tensione analogica. Questo processo si avvale di un integratore, che accumula la tensione di ingresso, e di un comparatore, che segnala il momento in cui il valore dell'uscita dell'integratore ha raggiunto un determinato punto. Il valore misurato dalla conversione analogico-digitale dipende dal numero di cicli di clock necessari per raggiungere una certa soglia, attraverso un procedimento di conteggio digitale.

Iniziamo con il descrivere la prima fase, quella dell’integrazione. Se un numero prefissato di cicli di clock, diciamo N1, è imposto con una periodocità Tc, l'uscita dell'integratore, denotata come voi, varia in modo lineare, come mostrato nella figura 9.13b. In questa fase, l'uscita dell'integratore aumenta a una velocità costante pari a kVin al secondo, dove k è una costante che dipende dall’hardware dell'integratore. Se assumiamo che l’uscita dell'integratore sia zero all'inizio, essa raggiungerà il valore Vp alla fine dei N1 cicli di clock, dove Vp = kVinN1Tc.

A questo punto, l'ingresso dell'integratore viene commutato verso una tensione di riferimento nota, −VR, tramite un interruttore SW. Da questo momento, l'uscita dell'integratore comincerà a decrescere in modo lineare (a una velocità di kVR al secondo), come rappresentato dalla linea PQ nella figura 9.13b. La quantità di cicli di clock, N2, necessari per far scendere l'uscita dell'integratore da Vp a zero è conteggiata e costituisce la misura digitale dell'ingresso analogico Vin. Al momento in cui l'uscita dell'integratore raggiunge zero, abbiamo Vp = kVRN2Tc. Combinando questa relazione con quella della fase di integrazione iniziale, otteniamo la formula N2 = N1 * (Vin / VR).

La bellezza di questo metodo risiede nel fatto che tutti gli errori sistematici nei valori degli elementi del circuito integratore (che determinano la costante k) e nel periodo del clock Tc si annullano durante le due fasi di integrazione. Pertanto, la precisione del risultato finale dipende solo dai valori di VR, N1 e N2, tutti e tre facilmente misurabili con grande accuratezza.

Un tipico ADC a doppia pendenza, come illustrato nella figura 9.14, è composto da una macchina a stato, chiamata unità di controllo logica (CLU), che contiene un contatore BCD a mezza cifra per l'uscita BCD o un contatore binario a Nb bit per l'uscita binaria. Il contatore è pilotato da un segnale di clock con periodo Tc che conta N1 e N2, implementando la logica di controllo per avviare la conversione analogico-digitale e per commutare i due interruttori analogici SPDT S1 e S2, fornendo infine l'uscita digitale. La parte analogica del convertitore è costituita da: (i) due interruttori SPDT S1 e S2, (ii) un integratore RC realizzato tramite un amplificatore operazionale OI, e (iii) un comparatore OC, che agisce come un rilevatore di attraversamento dello zero.

L'integratore RC è progettato in modo che il terminale non inversore sia a massa e che un condensatore C sia collegato tra il terminale inversore e l'uscita. Il resistore R è connesso tra il terminale inversore e il primo interruttore SPDT S1. Il terminale di ingresso di S1 è collegato all’ingresso Vin, mentre l’altro terminale è connesso all’interruttore S2. Il comparatore OC interfaccia la parte analogica e quella digitale dell'ADC a doppia pendenza, rilevando il passaggio dell'uscita dell'integratore attraverso lo zero.

La fase di "auto-zero" è fondamentale per garantire che l'uscita dell'integratore sia inizialmente zero prima che inizi la fase di integrazione. Se il comparatore segnala che l'uscita dell'integratore è negativa, il CLU imposta gli interruttori S1 e S2 per caricare il condensatore C in modo che l'uscita dell'integratore scenda fino a zero. Se invece l'uscita è positiva, gli interruttori vengono impostati per rimuovere la carica positiva e riportare l'uscita dell'integratore a zero. Questo processo assicura che l'integrazione parta da uno stato iniziale noto.

Oltre alla comprensione del processo di auto-zero e delle fasi di integrazione, è fondamentale comprendere l'efficienza della commutazione degli interruttori SPDT e il controllo preciso da parte del CLU. Ogni fase del processo di conversione analogico-digitale deve essere rigorosamente sincronizzata per garantire che i cicli di clock siano conteggiati correttamente e che il valore digitale finale rifletta con precisione l'ingresso analogico. La precisione del sistema dipende fortemente dalla qualità dei componenti utilizzati, in particolare degli interruttori e dell'integratore, e dalla stabilità del clock.

Come si comporta un misuratore PMMC in risposta agli input statici e dinamici?
Quali sono le nuove frontiere nella somministrazione di farmaci per i disturbi neurologici?
Come vengono rappresentati i numeri e le operazioni matematiche nei computer: un'analisi del sistema binario e della gestione della memoria
Quali sono i benefici e le sfide dell'uso dell'intelligenza artificiale e delle tecnologie avanzate per il trattamento del cancro al seno?