Miten bulk-ohjatut piiritekniikat parantavat CMOS FD-SOI -prosessien suorituskykyä?

Analogisten signaalien käsittely on edelleen keskeinen osa nykyaikaista elektroniikkaa, vaikka digitaalinen teknologia hallitseekin alaa. Analogis-digitaalimuuntimet (ADC) ja digitaalinen-analogiamuuntimet (DAC) ovat keskeisiä komponentteja, jotka yhdistävät nämä kaksi maailmaa. Näiden muuntimien suorituskyky riippuu monista tärkeistä parametreista, kuten siirtovahvistuksesta (gm), tasajännitevahvistuksesta (DC-gain), laiteparisuhtautumisesta, lineaarisuudesta sekä ajoituksen tarkkuudesta. Nykyaikaisilla piirikaavioilla näiden parametrien parantaminen lähestyy kuitenkin luonnollisia rajojaan, eikä perinteisillä menetelmillä ole helppo saavuttaa merkittäviä parannuksia.

CMOS-transistorien ominaisuudet ovat sidoksissa niiden fyysisiin ja sähköisiin rajoihin, minkä vuoksi usein käytetään kalibrointitekniikoita, jotka voivat olla joko esiasetettuja (for-calibration) tai jatkuvia taustakalibrointeja (background calibration). Näillä pyritään korjaamaan transistorien rajoituksia ja parantamaan suorituskykyä. Bulk-ohjatut piiritekniikat tuovat tähän merkittävän vaihtoehdon, erityisesti silikonille eristettyjen (SOI) CMOS-teknologioiden puitteissa.

Täysin depleted Silicon-on-Insulator (FD-SOI) -teknologia tarjoaa huomattavasti paremman transistorisuorituksen kuin perinteinen bulk-CMOS. FD-SOI:n etuina ovat parantunut sähköinen suorituskyky, pienempi virrankulutus sekä parempi skaalausmahdollisuus. Parantunut eristys kerroksen ansiosta transistorien vuotovirrat ovat pienempiä, ja parasiittikapasitanssi on alhaisempi, mikä mahdollistaa nopeamman kytkennän ja tehokkaamman energian käytön. Lisäksi FD-SOI mahdollistaa kynnysjännitteen dynaamisen säätämisen, mikä on keskeistä erityisesti erittäin matalavirtasovelluksissa, kuten mobiililaitteissa ja IoT-ratkaisuissa.

Bulk-ohjatut piiritekniikat voidaan jakaa aktiivisiin ja passiivisiin menetelmiin. Passiiviset bulk-piirit hyödyntävät kiinteitä asetuksia, kuten kynnysjännitteen siirtoa, parantaakseen tiettyjä piirin parametreja, kuten lineaarisuutta tai vakautta. Aktiiviset bulk-piirit puolestaan säätelevät paikallista substraattipotentiaalia reaaliaikaisesti optimoiden näin piirin suorituskykyä. Tämä dynaaminen säätö parantaa muun muassa vahvistusta, laiteparisuhtautumista ja lineaarisuutta, mikä näkyy erityisesti tarkkuutta vaativissa datamuuntimissa.

Tämän kaltaiset parannukset ovat erityisen tärkeitä analogisissa ja sekasignaalipiireissä, joissa jopa pienet parannukset parametreissa voivat johtaa huomattavasti parempaan kokonaislaatuun. Bulk-ohjauksen avulla voidaan saavuttaa suorituskykyä, joka ylittää perinteisten CMOS-tekniikoiden rajoitukset. Kirjassa käsitellään perusteellisesti bulk-ohjauksen fysikaalisia perusteita, SOI-MOS-transistorien toimintaa sekä aktiivisen ja passiivisen bulk-ohjauksen menetelmiä.

On tärkeää ymmärtää, että bulk-ohjauksen hyödyt eivät rajoitu pelkästään transistorien sähköisiin ominaisuuksiin, vaan ne vaikuttavat koko piirin ja järjestelmän suorituskykyyn. Dynaaminen kynnysjännitteen säätö ja alhaisen virrankulutuksen yhdistäminen mahdollistavat uudenlaisten matalatehoisten ja tarkkuutta vaativien sovellusten kehittämisen, mikä edistää mikroelektroniikan jatkuvaa kehittymistä ja soveltamista entistä laajemmilla aloilla.

Miten ultra-matala teho ja takaportaallinen viritys optimoivat CMOS-pohjaisen VCSEL-ajurin suorituskyvyn?

CMOS-kytkimet, erityisesti ultra-nopeat nm-tason versiot, tarjoavat erittäin matalan lähtöimpedanssin, mikä mahdollistaa pienet RC-aikavakiot lähettimen (TX) lähtösolmussa. Tämä on keskeistä korkeataajuisissa optisissa lähettimissä, kuten VCSEL-ajureissa, koska matala impedanssi vähentää signaalin vaimennusta ja parantaa datansiirron laatua. Perinteisesti referenssijännitteen (VRef) tuottaminen edellyttää virtaa kuluttavaa, matala-impedanssista generaattoria, mikä kasvattaa kokonaiskulutusta.

Ratkaisuna on korvata perinteinen NMOS-kytkin säädettävällä NMOS-lähdes seuraajalla (source follower, SF). Tämä rakenne mahdollistaa transistorin ajotehon säätämisen rinnakkaisten kytkinten avulla sekä kynnysjännitteen muokkauksen takaportin kautta. Näin voidaan tarkasti virittää signaalin nollatason jännite. SF-arkkitehtuuri tarjoaa paremman virrankäytön tehokkuuden ja helpomman toteutettavuuden ilman suorituskyvyn heikkenemistä verrattuna perinteiseen NMOS-kytkimeen.

Lähettimen rakenne jaetaan syöttöverkkoon, esivahvistimeen ja lähtövahvistimeen. Syöttöverkon impedanssi on tarkasti sovitettava 50 ohmiin koko NRZ-signaalin kaistanleveydellä, jotta signaali ei vääristy. Tätä varten käytetään tarkasti viritettyä planarista 50 Ω:n transmissionlinjaa sekä neljäbittistä säädettävää kuormavastusta, joka mahdollistaa hienosäädön. CMOS-kytkimet ovat etuvireessä, mikä minimoi parasiittikapasitanssit ja parantaa laajakaistaisia sovitusominaisuuksia.

Esivahvistin muodostuu inverttoriketjusta, jonka toinen vaihe käyttää itseviritettyä resistiivistä palautetta parantaen kaistanleveyttä ja optimoiden toimintapisteen. Kaikki transistorit on etuvireistetty vähentäen niiden kynnysjännitteitä ja lisäämällä näin vahvistinketjun kaistanleveyttä.

Lähtövahvistimen innovaationa on jännitevahvistinmuotoinen (voltage-mode, VM) rakenne, jossa VCSEL:n toimintapistettä voidaan säätää ulkoisella VBias-jännitteellä, sekä NMOS-lähdes seuraajan ajotehoa ja kynnysjännitettä säätämällä. Ajotehon säätö toteutetaan kolmen bitin binäärisäätimellä, joka kytkee rinnakkain useita NMOS-transistoreita PMOS-kytkimillä. Yksi NMOS on jatkuvasti päällä estäen VCSEL:n täydellisen sammumisen ja suojelee lähtöasteen transistoreita. Neljäs säätöbit ohjaa NMOS SF:n bulk-jännitettä, mahdollistaen hienosäädön optiselle lähtöteholle.

Virransäästöä saavutetaan myös säätämällä käyttöjännite ja VCSEL:n bias-virta alemmille datanopeuksille, esimerkiksi 0.65 V/4.5 mA 30 Gbit/s nopeudella. Lähettimen sisääntulon sovitus pysyy erittäin hyvänä (S11 < -17 dB jopa 30 GHz:iin asti). Pienitehoinen säätö mahdollistaa optisen modulaatioamplitudin (OMA) kaksinkertaistamisen, mikä tarjoaa joustavuutta eri käyttötilanteisiin. Tulevaisuudessa jatkuva amplitude-säätö voitaisiin toteuttaa hienojakoisemmin bulk-jännitteen säädöllä.

Mittausjärjestelyt hyödyntävät korkean suorituskyvyn signaaligeneraattoria ja linsseillä varustettua kuituoptiikkaa, ja tuloksia analysoidaan poikkeuksellisten signaalin epälineaarisuuksien vuoksi soveltuvilla menetelmillä, kuten useamman päällekkäisen Gaussin jakauman sovituksilla, mikä tarjoaa tarkemman virheiden määrän arvioinnin kuin perinteinen BER-laskenta.

On tärkeää ymmärtää, että tässä esitelty ajurirakenne yhdistää transistoritason hienosäädön ja korkeatasoisen RF-suunnittelun, mikä mahdollistaa VCSEL-lähettimen virran- ja tehohallinnan ilman kompromisseja signaalin laadussa. Takaportin bias-virityksen kaltaiset tekniikat ovat keskeisiä matalan virrankulutuksen, korkean nopeuden ja laajakaistaisen sovituskyvyn saavuttamiseksi moderneissa optisissa lähettimissä. Lisäksi mittaustulosten tarkka vastaavuus simulaatioihin korostaa mallinnuksen merkitystä laitteiden kehityksessä.

Miten FDSOI-teknologia optimoi MOSFET-transistorien suorituskyvyn ja logiikkaporttien toiminnan?

Takaportin säädön avulla transistorien kynnysjännitteet voidaan säätää niin, että p-MOSFETien ja n-MOSFETien toiminta tasapainottuu ja kompensoi layoutista ja transistorien ominaisuuksista johtuvia epäyhtenäisyyksiä. Tämä mahdollistaa erittäin suorituskykyiset ja lineaariset kytkimet, kuten esimerkiksi 80 GHz:n CMOS-passiiviset modulaattorit, joiden häiriösuhteet ylittävät 40 dB.

Matalajännite-CML-porttien toiminta perustuu MOSFETien virrantiheyteen, joka optimaalisesti vaihtelee nollasta huippuarvoon (J_p,fT). FDSOI-tekniikassa CML-logiikan jänniteheitto on tyypillisesti noin 0,4 V (puolikas käyttöjännitteestä VDD), mikä jättää riittävästi pään korkeille jännitehäviöille (V_DS) molemmissa transistorikerroksissa. Tämä mahdollistaa porttien toiminnan optimaalisissa olosuhteissa, joissa ylä- ja alatransistorien kynnysjännitteet on sovitettu erikseen takaporttien avulla, esimerkiksi ylätransistorilla matala V_t ja alatransistorilla korkea V_t.

Lineaaristen laajakaistatranskonduktoreiden suunnittelussa FDSOI tarjoaa erinomaiset mahdollisuudet korkeaan lineaarisuuteen ja yli 60 GHz:n taajuusalueeseen, mikä on kriittistä ADC-piirien vastaanotinfrontteissa. Takaportin jännitteen avulla pystyvät optimoimaan transistorien V_t:t ja virrantiheyden niin, että transistorien jännitehäviö on puolet käyttöjännitteestä (V_DD/2) ja saavutetaan poikkeuksellisen suuri kaistanleveys, jopa yli 100 GHz, sekä korkea särötön dynamiikka-alue (SFDR yli 40 dB). Esimerkiksi 22 nm FDSOI:n CMOS source follower -topologia ja differentiaalinen gm/gm -stage osoittavat tämän potentiaalin simuloiduissa testeissä.

On tärkeää ymmärtää, että FDSOI-transistorien takaportin säätö ei ole vain suorituskyvyn optimointikeino, vaan myös avain komponentti kyberfysiikkaan, kvanttilaskentaan ja muihin korkean teknologian sovelluksiin, joissa perinteisten CMOS-ratkaisujen rajat ylittyvät. Lisäksi takaportin säätö mahdollistaa transistorien virran ja kynnysjännitteen hienovaraisen tasapainotuksen, mikä on olennaista energiankulutuksen vähentämiseksi ja laitteiden toimintavarmuuden takaamiseksi laajalla lämpötila-alueella.