Time-and-Hold (T&H) -vahvistimien suorituskykyä voidaan merkittävästi parantaa hyödyntämällä vahvaa kehon jännitystä (body-biasing) CMOS-tekniikassa. Erityisesti eteenpäin suuntautuva kehon jännitys sample-kytkimissä mahdollistaa taajuuskaistan laajentamisen yli 10 % ja lineaarisuuden parantamisen noin 1 dB verran. Pienoisanalyysi ja mittaustulokset vahvistavat tämän, ja laajalla signaalilla tehty lineaarisuusanalyysi valaisee syvällisesti kehon jännityksen vaikutuksia.

Kohdealueella havaitaan, että kehon jännityksen asettaminen yli -1,5 V arvoon johtaa lineaarisuuden heikkenemiseen, koska sample-kytkimen OFF-vastus pienenee merkittävästi. Tämä ilmiö rajoittaa kehon jännityksen hyödyntämistä, ja siksi sen optimointi on ratkaisevaa. Dynaamisen kehon jännityksen käyttö sample-kytkimissä vähentää myös vuotovirtoja jopa kuusinkertaisesti ja parantaa siten laitteen kokonaistehokkuutta.

Vahvan kehon jännityksen lisäksi pseudo-differentiaaliset FE-bufferit, joissa käytetään pinottuja lähde-seuraajia, edistävät lineaarisuutta edelleen. Nämä lähde-seuraajat ohjataan kehon ohjatuilla tasosiirtimillä, ja kaikki lähde-seuraajat saavat eteenpäin suuntautuvaa kehon jännitettä, mikä laskee tehonkulutusta. Lisäksi staattinen kehon jännitys käytetään keskuskohdistuspiirissä (CMFB), jossa kehon virralähde toimii silmukan syötteenä.

Mittauksissa on havaittu, että signaalin lineaarisuus ja SNR pysyvät korkeina aina 3 GHz saakka. Kalibrointi ja digitaalinen korjaus, jotka poistavat offset-, vahvistus- ja vaihe-epäyhtäläisyydet sample-järjestelmässä, mahdollistavat SFDR-arvon yli 67 dBc tason jopa 3 GHz:n taajuudella. Tämä on merkittävä saavutus verrattuna aikaisempiin ratkaisuihin. Kellopulssin jitter on myös erittäin pieni (~45 fs RMS), mikä ei rajoita SNR:ää korkeilla taajuuksilla.

Tehonkulutuksen näkökulmasta T&H-vahvistimen kokonaiskulutus on noin 178 mW, josta kello- ja bootstrap-piirien osuus on vain 11 mW. Tämä tekee ratkaisusta kilpailukykyisen verrattuna muiden tutkimusten T&H-etuvahvistimiin.

On tärkeää ymmärtää, että kehon jännityksen hyödyntäminen ei ole yksiselitteisesti positiivista; sen liiallinen käyttö voi heikentää kytkimen ominaisuuksia, kuten OFF-vastusta, ja siten lineaarisuutta. Lisäksi digitaalinen korjausmenetelmä sample-mismatcheille on välttämätön, jotta saavutetaan korkeatasoinen suorituskyky suurilla taajuuksilla. Näiden ratkaisujen yhdistäminen mahdollistaa entistä laajemman kaistanleveyden ja paremman lineaarisuuden säilyttämisen modernien RF-sovellusten vaatimuksissa.

Endtext

Miten saavutetaan korkea lineaarisuus ja valmistusvarauma flash-AD-muuntimissa kompensaation ja vertailijoiden arkkitehtuurin avulla?

Flash-AD-muuntimien suorituskyvyn ja valmistusvarmuuden kannalta keskeisiä haasteita ovat vertailijoiden offsetin hallinta ja virran sekä kaistanleveyden kompromissit. Vertailijan offset-epätarkkuus, joka voidaan ilmaista keskihajontana (σ), on merkittävä rajoite, sillä se vaikuttaa suoraan muuntimen lineaarisuuteen ja valmistusasteeseen. Monte Carlo -simulaatiot osoittavat, että suunnittelussa saavutettu kokonaisoffsetin keskihajonta on noin 6,2 mV, josta merkittävin yksittäinen komponentti on vertailijan T&H-vaiheen offset, noin 5,1 mV. Tämän seurauksena valmistusvarmuuden saavuttamiseksi 3σ-arvon tulisi olla alle 0,5 LSB, missä 1 LSB vastaa suunnilleen 15 mV.

Nykyisessä suunnittelussa tämä ehto täyttyy 1,2σ arvolla, mikä tarkoittaa, että valmistusaste on vain noin 77 %, kun tavoite olisi 99,7 %. Offsetin vähentämiseksi ja samalla transistorien koon kasvattamatta jättäminen on välttämätöntä käyttää offsetin kalibrointia. Koska satunnainen offset on staattinen, voidaan hyödyntää etäkalibrointia (foreground calibration), joka on loogisesti yksinkertaisempi kuin jatkuva taustakalibrointi. Bulk-driven-tekniikka tarjoaa tässä merkittäviä etuja, erityisesti referenssijännitteiden trimmauksen osalta, koska aiheutuva häiriö referenssijännitteisiin on minimaalinen.

Ehdotettu 3-bittinen referenssitrimmausjärjestelmä mahdollistaa vertailijan offsetin hienosäädön ±1,5 LSB:n alueella askelkoon ollessa 0,5 LSB. Mittausten perusteella offset-kalibrointikoodi haetaan laitteen ulkopuolella, minkä jälkeen yksittäisten vertailijoiden offset säädetään trimmauskoodeilla. Tämä kattaa koko ±3σ vaihteluvälin staattiselle offsetille, parantaen sekä valmistusastetta että ADC:n lineaarisuutta.

Vertailija-arkkitehtuurissa on käytetty kahden vaiheen StrongArm-latchia, jonka etuna on parantaa metastabiilisuuden hallintaa korkeilla kellotaajuuksilla (18,5 GHz). Ensimmäinen vaihe vahvistaa signaalia ja toinen vaihe ottaa näytteen ensimmäisen vaiheen ulostulosta regeneroinnin aikana, mikä lisää vahvistusta ja vähentää metastabiilisuuden riskiä. Jokainen latch-vaihe käyttää eteenpäin kytkettyä body bias -tekniikkaa (forward-body-bias), joka alentaa kynnysjännitettä ja siten parantaa vertailijan nopeutta.

Vertailijoiden kellotus on toteutettu paikallisilla kellopuskureilla ja kellopuilla, jotka vähentävät kellon kuormitusta, erityisesti kun vertailijoita on suuri määrä (31 kappaletta). Tätä tukee myös kellovaiheiden hallinta, joka mahdollistaa kahden vaiheen StrongArm-latchin toiminnan eri kellojaksoilla. Metastabiilisuuden vähentämiseksi suoritetut transienttisimulaatiot SS-rajapisteessä osoittavat, ettei metastabiilisuutta ilmene edes pahimmissa olosuhteissa tuhannessa kellosyklissä.

Datankäsittelyn yksinkertaistamiseksi flash-AD-muuntimessa käytetään dekimaattoria, joka suorittaa useita 2x-alinäytteistysvaiheita ja valinnaisen kolmannen vaiheen (32x/48x), jonka ohjausbitillä säädetään dekimaatiosuhdetta. Näin datan lukeminen ja lämpömittarista binääriksi koodaus helpottuvat, koska alkuperäinen datanopeus on erittäin suuri (92,5 Gb/s 5-bittisellä resoluutiolla). Lopullinen koodaus hoidetaan Wallace-puun avulla, joka tuottaa binäärilähdön selkeässä ja tehokkaassa muodossa.

Mittaukset vahvistavat järjestelmän suorituskyvyn: HF-signaalilla (9,1 GHz) saavutetaan Nyquistin SFDR 33,6 dBc ja SNDR 25,3 dB (ENOB 3,9 bittiä), ja LF-signaalilla (170 MHz) vastaavat arvot ovat 35,9 dBc ja 26,1 dB (ENOB 4 bittiä). Korkean suorituskyvyn mahdollistaa UWB T&H -vaihe, jonka ansiosta ADC:n suorituskykyä voidaan arvioida jopa neljännessä Nyquistin vyöhykkeessä.

On tärkeää ymmärtää, että tämänkaltaisissa korkean taajuuden ADC-suunnitteluissa suorituskyvyn ja valmistettavuuden optimointi edellyttää tarkkaa kompromissien hallintaa offsetin, kaistanleveyden, virrankulutuksen ja laitteen kokoluokan välillä. Staattinen offset voidaan tehokkaasti korjata kalibroinnilla, jolloin koko valmistusprosessin häiriöitä voidaan kompensoida ilman tarvetta lisätä transistorien kokoa tai virrankulutusta, mikä on olennaista tehokkaiden ja nopeiden ADC-ratkaisujen kehityksessä. Lisäksi vertailija-arkkitehtuurin suunnittelussa metastabiilisuuden hallinta kellotaajuuden kasvaessa on ratkaisevan tärkeää, mikä voidaan toteuttaa monivaiheisilla lukituspiireillä ja kehitetyillä kytkennöillä. Dekimaattorin rooli datavirran hallinnassa korostuu erityisesti erittäin suurilla kellotaajuuksilla, jolloin tiedon käsittely ja siirto vaativat tehokkaita ratkaisuja viiveiden ja virheiden minimoimiseksi.

Kuinka yläraajojen amputointien kuntoutusaikataulut määräytyvät ja mitä tekijöitä tulee huomioida?
Miten kipu ja tuntoaisti välittyvät hermostossa: Neurologinen polku ja prosessi
Miten Mauritiuksen Maustetut Ruokalajit Voivat Rikkouttaa Rajoja: Aasian, Afrikan ja Euroopan Vaikutteet Keittiössä
Miten osmoottinen paine ja vesivirtaus vaikuttavat osmoottisten järjestelmien toimintaan?