¿Cómo afecta el diseño de un DAC a la precisión y el rendimiento de conversión?

Los convertidores digital-analógico (DAC) son componentes fundamentales en la conversión de señales digitales en analógicas. Su rendimiento depende de diversos factores, como la precisión de los componentes, la calidad del amplificador operativo (op-amp) y las características de la referencia de voltaje. En este contexto, se pueden analizar distintos aspectos del funcionamiento de un DAC, tales como el error de no linealidad integral (INL), el error de no linealidad diferencial (DNL), el tiempo de conversión y la influencia de los componentes, como los resistores y los capacitores.

Un DAC 4-bit, por ejemplo, tiene una característica de salida que varía linealmente con respecto a los valores binarios de entrada. Sin embargo, debido a imperfecciones en el circuito, los errores de DNL e INL pueden introducirse. El DNL refleja la variación entre los pasos de salida consecutivos del DAC, mientras que el INL es una medida del desajuste total entre la salida teórica y la salida real en relación con el rango completo de la señal. Estos errores pueden ser causados por la variabilidad en los componentes como los resistores, que afectan la precisión del DAC.

Un aspecto importante es la relación entre el amplificador operativo y el DAC. Si el amplificador tiene un alto ganancia diferencial, esto puede mejorar la linealidad del DAC, pero también puede afectar el tiempo de conversión y la respuesta en frecuencia. En particular, el análogo al "tiempo de conversión" de un DAC depende de la velocidad de respuesta del amplificador y de la carga capacitiva en la salida. Si el amplificador tiene un ancho de banda limitado (por ejemplo, 1 MHz), el tiempo de conversión aumentará, lo que puede ser un factor limitante en aplicaciones de alta velocidad.

Otro factor clave es la configuración de los resistores. En el caso de un DAC basado en un arreglo R–2R, los valores de los resistores deben ser seleccionados cuidadosamente para evitar errores significativos en la salida. En un diseño ideal, la relación entre los resistores R1, R2, R3 y R4 debe ser tal que el DAC tenga una respuesta lineal y minimice los errores de INL y DNL. Sin embargo, en la práctica, las tolerancias de los componentes pueden inducir errores que afectan la precisión del DAC. Para minimizar estos efectos, es crucial que los resistores sean de alta precisión.

Cuando el amplificador operativo tiene un error de offset (VOS), también puede generar errores adicionales en la salida del DAC. Este offset puede desviar la señal de salida del valor esperado, lo que afecta la precisión del DAC, especialmente si el amplificador no tiene suficiente ancho de banda o si su ganancia diferencial no es suficientemente alta. A medida que el valor de VOS se incrementa, la precisión de la conversión disminuye, lo que puede ser particularmente problemático en aplicaciones que requieren una alta fidelidad en la señal.

Por otro lado, la velocidad de conversión también depende de la arquitectura del DAC. En un DAC de escalado por carga, como el de tipo C–2C, la velocidad de conversión está determinada por la capacidad de los componentes para cargar y descargar los capacitores en función de las entradas digitales. Si los capacitores no están bien igualados, el error de conversión puede aumentar, afectando tanto el DNL como el INL. Además, un DAC con una alta velocidad de conversión puede ser más susceptible a errores debido a las restricciones de tiempo impuestas por el amplificador operativo o la carga capacitiva.

La selección adecuada de componentes es crucial para garantizar que el DAC funcione correctamente, minimizando tanto los errores de DNL e INL como el tiempo de conversión. La precisión en los resistores, la calidad del amplificador operativo, y la selección de capacitores adecuados son factores clave para lograr una conversión precisa y rápida. En aplicaciones que requieren una alta resolución, es fundamental optimizar estos parámetros, considerando tanto las limitaciones de los componentes como los requisitos del sistema en términos de velocidad y precisión.

¿Cómo diseñar un amplificador operacional de cascode plegado?

El diseño de un amplificador operacional de cascode plegado se caracteriza por su capacidad para ofrecer una alta ganancia y un rendimiento estable en términos de consumo de potencia y velocidad. El proceso de diseño es técnico, meticuloso y requiere que se sigan una serie de pasos y ecuaciones específicas, como los que se detallan a continuación.

Procedimiento de diseño

El proceso para el diseño de un amplificador operacional de cascode plegado incluye una serie de pasos que garantizan el cumplimiento de los requisitos de rendimiento. A continuación, se muestran las ecuaciones y relaciones clave que se deben considerar:

1. Tasa de variación (Slew Rate): La corriente de salida debe estar vinculada a la tasa de variación y el capacitor de carga, tal como se expresa en la ecuación $I3 = SR \times C_L$.

2. Corrientes de polarización en los cascodes de salida: Estas corrientes deben ser seleccionadas de manera que eviten la saturación o la corriente cero en los cascodes. Se recomienda que las corrientes sean aproximadamente 1.2 a 1.5 veces la corriente de entrada, $I4 = I5 = 1.2 \times I3$.

3. Voltajes de salida máximos y mínimos: El voltaje máximo de salida, $V_{\text{out(max)}}$, debe estar basado en la relación de voltaje saturado de los transistores y debe cumplir con los límites establecidos.

4. Voltaje común de entrada (CMVR): Las ecuaciones que determinan los límites del voltaje común de entrada aseguran que el amplificador pueda operar dentro del rango de entrada requerido, sin causar distorsiones o pérdidas en la señal.

5. Ganancia diferencial de voltaje: Para obtener la ganancia diferencial de voltaje, se deben considerar las transconductancias de los transistores y sus resistencias de salida, $A_{\text{gm1}} = g_m \times R_{\text{out}}$. Este valor debe cumplir con los requisitos de ganancia establecidos, que en este caso es superior a 3000 V/V.

6. Disipación de potencia: La disipación de potencia debe mantenerse bajo control para no exceder el límite de 5 mW. Esto se logra mediante una adecuada selección de las corrientes de polarización y el diseño eficiente de la red de transistores.

Ejemplo de solución

Siguiendo los pasos del diseño descritos, se obtiene una solución concreta para los valores de los componentes del amplificador. Por ejemplo, la corriente de entrada $I3$ se calcula como $SR \times C_L = 10 \, \text{V/ms} \times 10 \, \text{pF} = 100 \, \mu A$. A partir de ahí, se seleccionan valores para las corrientes de los cascodes de salida, las resistencias de salida, y la ganancia diferencial. En este caso, la ganancia diferencial obtenida es de aproximadamente 3678 V/V, que cumple con los requisitos establecidos en el diseño.

Amplificadores de ganancia mejorada

En algunos diseños de amplificadores operacionales de cascode plegado, se utilizan amplificadores de ganancia mejorada para aumentar aún más la ganancia diferencial y la resistencia de salida. Estos amplificadores adicionales utilizan la arquitectura de cascode plegado con una carga no cascodeada, y su propósito es mejorar el rendimiento en términos de ganancia y respuesta en frecuencia. La adición de estos amplificadores mejora la estabilidad del amplificador y asegura que la ganancia cumpla con las especificaciones sin comprometer la eficiencia del sistema.

Análisis de desempeño

En el caso del amplificador de ganancia mejorada, el rendimiento se analiza en términos de la ganancia de pequeña señal, la resistencia de salida y el polo dominante. La ganancia de pequeña señal para este tipo de amplificador puede llegar a ser extremadamente alta, del orden de cientos de miles de V/V. Sin embargo, esta alta ganancia puede verse afectada por la presencia de un polo dominante a bajas frecuencias, que limita la respuesta en frecuencia del amplificador.

Es crucial tener en cuenta que, al aumentar la ganancia mediante la incorporación de amplificadores de ganancia mejorada, el diseño también debe considerar el impacto en la estabilidad del sistema, ya que la adición de amplificadores adicionales puede introducir un mayor número de polos y ceros en la respuesta en frecuencia.