¿Cómo afectan las variaciones de proceso a la corriente de salida en un circuito CMOS?

En el diseño de circuitos analógicos, es crucial comprender cómo las variaciones en los parámetros de los transistores afectan el rendimiento general del sistema. Las simulaciones son una herramienta fundamental para observar estas variaciones a lo largo del proceso de fabricación, y en este contexto, se analizan dos conjuntos de parámetros de modelo de transistores: los de modelo alto (HIGH) y los de modelo bajo (LOW). Estas variaciones son necesarias para evaluar el impacto en el comportamiento de dispositivos como los transistores NMOS y PMOS.

Para empezar, se determinan dos parámetros clave en la simulación: VMIN y ΔIo. VMIN se define como la distancia horizontal desde el origen hasta el punto en el que la línea AB interseca la curva IV más a la derecha. Este valor proporciona información sobre el voltaje mínimo necesario para que el dispositivo opere correctamente. Por otro lado, ΔIo es la mayor diferencia vertical entre las dos simulaciones realizadas con parámetros HIGH y LOW, medida desde VMIN hasta 5 V.

El modelo utilizado para simular estos efectos considera una serie de parámetros de transistores NMOS y PMOS, tanto para modelos HIGH como LOW, que se expresan en términos de la ganancia transconductancia $K'$, el voltaje umbral $V_T$, y la longitud de canal $l$, todos ellos ajustados según las características de la tecnología utilizada. Por ejemplo, para un transistor NMOS en el modelo HIGH, los parámetros pueden ser $K' = 26.4 \, \text{mA/V}^2$, $V_T = 0.675 \, V$, y $l = 0.011 \, \text{V}^{ -1}$, mientras que en el modelo LOW estos valores varían a $K' = 21.6 \, \text{mA/V}^2$, $V_T = 0.825 \, V$, y $l = 0.009 \, \text{V}^{ -1}$. La variabilidad en estos parámetros puede afectar tanto la corriente de salida como la respuesta de frecuencia del circuito.

Para abordar estos problemas, se proponen varias soluciones relacionadas con la mejora del diseño del layout de los transistores en los circuitos. Uno de los enfoques más importantes es la optimización del diseño para reducir los errores derivados de las capacitancias parásitas y las variaciones en las resistencias de difusión. La elección adecuada de la geometría de los transistores y la implementación de técnicas como el apilamiento de transistores o la mejora de la simetría del layout pueden ayudar a reducir las distorsiones en la corriente de salida y mejorar la precisión del circuito.

La correcta implementación de un espejo de corriente, como se muestra en varias figuras del texto, también juega un papel crucial en la mejora de la precisión. Los espejos de corriente se utilizan ampliamente en el diseño de circuitos analógicos debido a su capacidad para proporcionar una corriente de salida constante, independientemente de las variaciones en el voltaje de entrada o en las características de proceso. Sin embargo, la precisión de un espejo de corriente depende en gran medida de la geometría de los transistores involucrados, así como de la calidad del proceso de fabricación. El uso de transistores de alta precisión y la correcta configuración del espejo de corriente son esenciales para minimizar las desviaciones en la corriente de salida.

¿Cómo se analizan los inversores push-pull en circuitos CMOS y qué aspectos deben considerar los diseñadores?

El inversor push-pull CMOS presenta un rendimiento característico que se deriva de la interacción de sus componentes en un sistema de amplificación de señales. En este tipo de inversores, la respuesta de frecuencia a 23 dB es similar a la de un inversor con fuente de corriente, como se establece en las ecuaciones (5.1-22) a (5.1-26), con la diferencia notable de que se incorpora un cero en el plano derecho (RHP, por sus siglas en inglés), cuyo valor está dado por la ecuación (5.1-30). Este cero, que depende de los parámetros de los transistores involucrados, es habitualmente mayor que el polo, lo que permite que la frecuencia de 23 dB obtenida sea válida.

Además de las consideraciones de frecuencia y ganancia, el comportamiento del inversor en cuanto a ruido es crucial para la estabilidad y calidad de la señal en los circuitos de amplificación. En este contexto, es importante analizar el ruido de los inversores, especialmente en términos de la densidad espectral de ruido de corriente de canal. El modelo básico asume que las fuentes de ruido son aditivas, y al aplicar este enfoque, se obtiene una expresión para la densidad espectral de ruido de voltaje de salida (e²out) en función de las transconductancias de los transistores, lo que permite calcular la densidad espectral de ruido de voltaje de entrada equivalente (e²eq).

El análisis de ruido 1/f (de baja frecuencia) se hace particularmente relevante cuando se trata de transistores de canal p, que en algunos procesos presentan menor ruido que los de canal n. En tales casos, sería preferible utilizar el transistor de canal p como el dispositivo de entrada para minimizar este tipo de ruido. Sin embargo, el ruido térmico, representado por la densidad espectral de ruido térmico (e²eq(th)), también debe ser considerado, ya que este se relaciona con las dimensiones de los dispositivos y las corrientes involucradas en el circuito.

Finalmente, aunque se describen tres configuraciones básicas de inversores CMOS en este análisis, una consideración crítica es la relación de rechazo de modo común (CMRR, por sus siglas en inglés), que se refiere a la capacidad del amplificador diferencial para amplificar solo la diferencia entre dos señales, sin amplificar el componente común. En un amplificador diferencial ideal, la ganancia de modo común (AVC) sería nula, lo que resultaría en un rechazo perfecto de las señales comunes.

Este análisis proporciona una comprensión fundamental del diseño de inversores CMOS push-pull, destacando aspectos como la ganancia de voltaje, la frecuencia de corte y el comportamiento frente al ruido, lo cual es vital para asegurar un rendimiento estable y predecible en aplicaciones de amplificación de señales.

¿Cómo medir la relación de rechazo de modo común (CMRR) y la relación de rechazo de fuente de alimentación (PSRR) en amplificadores operacionales?

Cuando se mide el comportamiento de un amplificador operacional (op-amp), existen varios parámetros cruciales que caracterizan su desempeño, tales como la relación de rechazo de modo común (CMRR) y la relación de rechazo de fuente de alimentación (PSRR). Ambas son métricas vitales que afectan la precisión y estabilidad del amplificador, especialmente en entornos con señales ruidosas o fuentes de alimentación fluctuantes.

Existen también configuraciones de simulación más sencillas que pueden facilitar el proceso de medición del CMRR sin tener que depender de complejas mediciones de voltajes en el mundo real. En una de estas configuraciones, se colocan dos fuentes de voltaje $V_{cm}$ en serie con las entradas del amplificador operacional, y el amplificador se configura en una configuración de ganancia unitaria. Esta configuración permite que el CMRR se calcule directamente a partir de la relación entre la salida y la entrada comunes. En simulaciones por computadora, el CMRR se puede visualizar directamente en gráficos de la magnitud y fase, como se muestra en los resultados de ejemplo, donde se observa que el CMRR es bastante alto hasta frecuencias de 100 kHz.

Cabe resaltar que, en algunos casos, se pueden presentar situaciones donde el CMRR es mucho mayor que 1, lo que hace que las mediciones de rechazo de modo común sean menos críticas. Sin embargo, para obtener resultados precisos, siempre es necesario considerar cómo la retroalimentación (feedback) afecta a las mediciones de resistencias de salida y otros parámetros del amplificador. La medición de la resistencia de salida $R_{out}$ puede llevarse a cabo mediante un método sencillo, conectando una resistencia de carga $R_L$ al terminal de salida del amplificador en configuración de bucle abierto, y observando el comportamiento del voltaje de salida ante variaciones de la carga.