¿Cómo minimizar el ruido 1/f en amplificadores operacionales CMOS de bajo ruido?

El diseño de amplificadores operacionales de bajo ruido se enfrenta a varios desafíos, siendo uno de los más prominentes el ruido 1/f, también conocido como ruido de baja frecuencia. Este tipo de ruido es predominante en frecuencias bajas y afecta de manera considerable la performance de dispositivos como los amplificadores operacionales (op amps). Para minimizar este ruido, es crucial comprender cómo se comporta en el contexto de circuitos electrónicos, especialmente en configuraciones CMOS. A continuación, se presenta un ejemplo de diseño que ilustra cómo mitigar el impacto del ruido 1/f en un amplificador operacional CMOS, así como los fundamentos detrás de esta tarea.

Diseño para minimizar el ruido 1/f

Considerando las constantes de ruido 1/f para los transistores NMOS y PMOS, así como los parámetros dados en la tabla 3.1-2, es posible diseñar un amplificador operacional que reduzca este tipo de ruido. A través de una serie de cálculos, se puede determinar la frecuencia de corte del ruido, que es el punto en el que el ruido térmico y el 1/f se igualan. En este caso, la frecuencia de corte se encuentra en 97.1 kHz, lo que indica que, en este diseño específico, el ruido 1/f domina hasta esa frecuencia, mientras que el ruido térmico es prácticamente insignificante. La técnica de integración se emplea para estimar el ruido RMS en el rango de frecuencias de 1 Hz a 100 kHz, lo que proporciona una medida importante del rendimiento en términos de ruido.

La integración de la señal en el rango de frecuencias de 1 Hz a 100 kHz muestra que el ruido RMS es de aproximadamente 6.84 μVrms. Si el máximo voltaje de la señal es de 1 V pico a pico, el rango dinámico del amplificador operacional se estima en alrededor de 94.25 dB, lo que es equivalente a 16 bits de resolución. Este valor es importante porque define el límite superior de rendimiento en términos de la cantidad de información que el amplificador puede manejar sin distorsión significativa.

Importancia del diseño geométrico de los transistores

La reducción del ruido 1/f en el diseño de amplificadores CMOS de bajo ruido depende en gran medida de la selección adecuada de las dimensiones de los transistores. El producto de las longitudes y anchos de los transistores (W·L) es un parámetro crítico para controlar el ruido. Para reducir el ruido 1/f en un factor de 10, es necesario incrementar este producto en la misma proporción. La elección de estos parámetros influye directamente en la densidad de corriente y, por lo tanto, en la cantidad de ruido generado por el dispositivo.

Por ejemplo, en el diseño citado, se seleccionan transistores con dimensiones específicas (W1 = 100 μm y L1 = 1 μm) para minimizar el ruido de entrada. Estas dimensiones no solo afectan el desempeño en cuanto a ruido, sino también el área del chip, lo cual es otro aspecto importante del diseño. La eficiencia de los transistores en este sentido depende de las características del proceso de fabricación y las especificaciones del dispositivo, lo que implica que los diseñadores deben encontrar un balance entre el rendimiento en cuanto a ruido y las restricciones de área y potencia.

Uso de transistores de unión bipolar (BJTs) laterales

Aunque los transistores MOS (CMOS) son comúnmente utilizados en amplificadores operacionales debido a su facilidad de integración y baja potencia, los transistores de unión bipolar (BJTs) tienen una ventaja en términos de ruido 1/f, especialmente a frecuencias más bajas. En el caso de un BJT lateral, la frecuencia de corte del ruido 1/f puede ser tan baja como 3.2 Hz, mucho menor que los típicos 1 kHz de los transistores MOS.

El uso de BJTs laterales en un diseño de amplificador CMOS de bajo ruido puede proporcionar una mejora significativa en el rendimiento de ruido a frecuencias bajas. Sin embargo, este enfoque implica ciertos desafíos, como el tamaño del área del chip y la velocidad de transición (fT) del transistor. A pesar de esto, un fT de 85 MHz es suficiente para construir un amplificador operacional con un rendimiento respetable en términos de ganancia de banda (GB). Además, al incorporar estos BJTs solo en las etapas de entrada diferenciales del amplificador, el impacto en el área general del circuito puede mantenerse bajo control.

Factores adicionales que afectan el rendimiento del ruido

Es fundamental considerar que, aunque se logren avances en la reducción del ruido 1/f, este no es el único tipo de ruido presente en un amplificador operacional. El ruido térmico sigue siendo un factor limitante en frecuencias más altas, lo que impide que se logre una eliminación total del ruido en todo el espectro de frecuencias. De hecho, el ruido térmico es el límite inferior de reducción de ruido que se puede alcanzar en un diseño de amplificador, lo que significa que, una vez alcanzado este umbral, no es posible reducir más el ruido sin comprometer otros aspectos del rendimiento del amplificador.

En resumen, el diseño de amplificadores operacionales de bajo ruido es una tarea compleja que implica un equilibrio entre el control del ruido 1/f y el manejo de las limitaciones físicas y tecnológicas. La comprensión detallada de las interacciones entre los diferentes tipos de ruido, las características de los transistores y las restricciones del proceso de fabricación es esencial para crear dispositivos de alto rendimiento en términos de ruido.

¿Cómo se utilizan los filtros en comb para suprimir el ruido de cuantificación en convertidores de oversampling?

El filtro en comb se utiliza principalmente para suprimir el ruido de cuantificación que, de no ser tratado, podría plegarse y distorsionar la señal al ser muestreada a una tasa intermedia $f_{s1}$ . Los componentes fuera de banda de la señal son atenuados por etapas de filtro subsecuentes antes de que la señal sea remuestreada a la tasa de Nyquist. Cuando el ruido de cuantificación se muestrea a $f_{s1}$ , sus componentes alrededor de los armónicos de esta frecuencia se reflejan de nuevo en la banda de la señal. Por ello, es importante situar los ceros del filtro en comb en estas frecuencias específicas para suprimir eficazmente este ruido sin afectar la señal útil. No es necesario realizar un corte abrupto en el borde de la banda de paso de la señal $f_b$ , ya que los componentes de ruido en el rango $f_b$ a $f_{s1}/2$ se pliegan sobre sí mismos sin contaminar la banda de la señal.

Un filtro en comb calcula un promedio móvil de las últimas $D$ muestras de entrada, y su expresión puede escribirse como:

y[n] = \frac{1}{D} \sum_{i=0}^{D-1} x[n-i]

Donde $D$ es el factor de decimación, es decir, $f_s / f_{s1}$ . En el dominio $z$ , la expresión correspondiente es:

H_D(z) = \frac{1 - z^{ -D}}{1 - z^{ -1}}

La respuesta en frecuencia de este filtro se obtiene evaluando $H_D(z)$ para $z = e^{j2\pi f T_s}$ , donde $T_s$ es el período de muestreo de la señal de entrada. La respuesta de fase de este filtro es lineal, lo que es beneficioso para muchas aplicaciones.

Sin embargo, un solo filtro en comb no proporciona una supresión suficiente del ruido como para evitar un aumento significativo del piso de ruido en la banda base. Por ello, es necesario usar una cascada de varias etapas de filtros en comb para alcanzar la atenuación requerida. Se ha demostrado que para un modulador de orden $L$ con función de modelado de ruido $(1 - z^{ -1})^L$ , el número de etapas de filtro en comb necesario es $L + 1$ . La respuesta de magnitud de este filtro cascada se puede describir mediante:

|H_D(f)| = \left| \frac{\sin(\pi f T_s / D)}{\sin(\pi f T_s)} \right|^{L+1}

Las figuras que acompañan a la ecuación muestran cómo la respuesta de magnitud varía para $K = 1, 2, 3$ etapas.

La implementación de estos filtros puede realizarse de manera eficiente sin necesidad de multiplicadores o unidades de almacenamiento de coeficientes, lo que optimiza el uso de recursos en hardware. En una implementación real, los filtros se separan en dos partes: los integradores que operan a la tasa de entrada $f_s$ implementan la parte numeradora, y luego se coloca un muestreador que opera a la tasa de salida $f_{s1}$ (es decir, $f_s / D$ ). Los diferenciadores se encargan de la parte denominadora del filtro.

Es importante resaltar que, a pesar de que la implementación de los filtros en comb es eficiente, el rendimiento del sistema depende en gran medida de la correcta elección de los parámetros del filtro. Además, el número de etapas en la cascada afecta tanto la complejidad del diseño como el nivel de supresión de ruido logrado.

En aplicaciones de alta resolución, donde la precisión es crítica, el uso de filtros IIR eficientes desde el punto de vista del hardware es preferido cuando se puede tolerar no linealidad en la fase. Por otro lado, en situaciones donde se necesita mantener una fase lineal, se deben emplear filtros FIR. Los filtros FIR de fase lineal se implementan de manera eficiente mediante estructuras polifásicas.

Además, en ciertos casos, el filtrado de decimación de segunda etapa se realiza en dos fases mediante dos filtros de banda media eficientes en hardware. Esta técnica permite una mayor flexibilidad y eficiencia en la reducción del tamaño y el consumo de energía del sistema.

El uso de moduladores delta-sigma es ampliamente reconocido por su capacidad para alcanzar altas resoluciones mediante el oversampling y la conformación del ruido. Los moduladores delta-sigma emplean arquitecturas diferenciales completas, lo que no solo duplica el rango dinámico, sino que también reduce la susceptibilidad a ruidos comunes provenientes de las líneas de suministro o del sustrato. La implementación de estos moduladores, aunque muy precisa, también exige un control riguroso sobre el ruido térmico y las características de coincidencia de los capacitores en los integradores.

Además, en aplicaciones que requieren alta resolución, la elección de la estructura de los amplificadores operacionales juega un papel clave. Los amplificadores de cascode diferencial o los amplificadores telescópicos son comúnmente utilizados debido a sus propiedades de bajo ruido y alto rendimiento en aplicaciones de alta resolución.

El diseño de un DAC delta-sigma sigue principios muy similares a los de un ADC delta-sigma, dado que ambas tecnologías emplean el oversampling y la conformación del ruido para mejorar la precisión. Estos DACs también tienen la ventaja de ser más tolerantes a los desajustes de los componentes y a las no idealidades del circuito, lo que los hace ideales para aplicaciones de alta precisión.

El desafío en el diseño de un DAC delta-sigma radica en mantener el ruido dentro de niveles aceptables mientras se asegura la linealidad del sistema, lo cual es crucial para aplicaciones de alta resolución. Aunque la parte digital del DAC delta-sigma es la más significativa, la parte analógica, aunque pequeña, debe ser cuidadosamente diseñada para cumplir con los requisitos de desempeño.

¿Cómo realizar un análisis intuitivo de amplificadores diferenciales CMOS?

El método se basa en los esquemas de los circuitos CMOS y no requiere redibujar un modelo de pequeña señal. Se enfoca en los cambios de corriente alterna (ac) superpuestos a las variables de corriente continua (dc). La técnica identifica el transistor o transistores que convierten el voltaje de entrada en corriente. A estos transistores los llamaremos transistores de transconductancia. Las corrientes generadas por los transistores de transconductancia se siguen hasta el punto donde fluyen hacia una resistencia conectada a tierra ac. Multiplicando esta resistencia por la corriente, se obtiene el voltaje en este nodo. El método es rápido y puede usarse para verificar un análisis de pequeña señal utilizando el modelo de pequeña señal. Ilustremos el método con el amplificador diferencial de la Figura 5.2-6. La Figura 5.2-12 repite el amplificador diferencial de la Figura 5.2-6 con los voltajes y corrientes ac identificados.

Es importante observar que las corrientes ac pueden fluir en dirección opuesta a la corriente dc. Esto simplemente significa que la corriente real está disminuyendo, pero no cambia de dirección. En la Figura 5.2-12, para el modo diferencial, vemos que las corrientes ac en M1 y M2 son 0.5gm1vid y 20.5gm2vid, respectivamente. La corriente 0.5gm1vid fluye hacia el espejo de corriente compuesto por M3 y M4 y se replica en la salida del espejo como 0.5gm1vid. Así, la suma de las corrientes ac que fluyen hacia el nodo de salida (drenajes de M2 y M4) es gm1vid o gm2vid. Si recordamos que la resistencia de salida de este amplificador diferencial es la combinación en paralelo de rds2 y rds4, entonces el voltaje de salida se puede escribir por inspección como:

v_{out} = (gm1 \cdot v_{id}) \cdot r_{out} = gm1 \cdot v_{id} \cdot \left( \frac{1}{rds2 + gds4} \right)

Este cálculo proporciona la ganancia de voltaje en modo diferencial de pequeña señal derivada en la Ecuación (5.2-21), si $gmd = gm1 = gm2$ . El método de análisis intuitivo de pequeña señal que hemos ilustrado se vuelve muy poderoso si recordamos varios conceptos que ya hemos aprendido. Uno de ellos es que la resistencia de salida de pequeña señal de la configuración cascode es aproximadamente igual a la $rds$ del transistor de fuente común multiplicado por el $gm \cdot rds$ del transistor de puerta común. Esta relación se expresa como:

r_{out(cascode)} \approx rds_{(común-fuente)} \cdot gm \cdot rds_{(común-puerta)}

Además de esta relación, es útil examinar la situación en la Figura 5.2-11, donde la fuente del transistor de transconductancia tiene una resistencia conectada desde la fuente a tierra. En este caso, podemos usar la Ecuación (5.2-26) para mostrar que la transconductancia efectiva, $gm_{eff}$ , se expresa como:

gm_{eff} = \frac{gm}{1 + gm \cdot R}

donde $gm$ es la transconductancia del transistor y $R$ es la resistencia de pequeña señal conectada desde la fuente a tierra. En el caso de la Ecuación (5.2-26), $R = 2rds5$ y $gm = gm1$ . Con las Ecuaciones (5.2-34) y (5.2-35), el diseñador podrá aplicar el enfoque intuitivo a casi todos los circuitos que se encuentran en el resto de este texto. Sin embargo, este enfoque no es útil para determinar la respuesta en frecuencia de pequeña señal, aunque algunos aspectos de él pueden ser utilizados (los polos en un circuito MOSFET son típicamente iguales al producto recíproco de la resistencia ac desde un nodo a tierra ac por la capacitancia conectada a ese nodo).

La tasa de cambio (slew rate) y el ruido son parámetros importantes en los amplificadores diferenciales CMOS. El rendimiento de la tasa de cambio de un amplificador diferencial CMOS depende del valor de $I_{SS}$ y la capacitancia conectada al nodo de salida a tierra ac. La tasa de cambio (SR) se define como la máxima velocidad de voltaje de salida, ya sea positiva o negativa. Dado que la tasa de cambio en el amplificador diferencial CMOS está determinada por la cantidad de corriente que se puede suministrar o absorber en el capacitor compensador, encontramos que las tasas de cambio de los amplificadores diferenciales CMOS de las Figuras 5.2-6 y 5.2-8 se dan por:

Slew \ Rate = \frac{I_{SS}}{C}

donde $C$ es la capacitancia total conectada al nodo de salida. Por ejemplo, si $I_{SS} = 10 \, mA$ y $C = 5 \, pF$ , la tasa de cambio es de 2 V/ms. Para aumentar la capacidad de tasa de cambio del amplificador diferencial, es necesario incrementar el valor de $I_{SS}$ .

El rendimiento en cuanto a ruido del amplificador diferencial CMOS puede ser causado tanto por ruido térmico como por ruido $1/f$ . Dependiendo del rango de frecuencias de interés, una de estas fuentes puede ser desestimada en favor de la otra. A bajas frecuencias, el ruido $1/f$ es importante, mientras que a altas frecuencias/bajas corrientes, el ruido térmico es predominante. La Figura 5.2-13(a) muestra el amplificador diferencial de canal p con fuentes de voltaje de ruido equivalentes en la entrada de cada dispositivo. Las fuentes de voltaje de ruido equivalentes son las dadas en la Ecuación (3.2-13), con el ruido de $I_{DD}$ ignorado. En este caso, resolvemos para la corriente total de ruido de salida $i^2_{to}$ en la salida del circuito. Además, supongamos que la salida está conectada a tierra para simplificar los cálculos. La corriente total de ruido de salida se obtiene sumando las contribuciones de corriente de ruido de cada dispositivo.

En cuanto a la configuración de amplificador diferencial con carga de fuente de corriente, esta configuración tiene la ventaja de un mayor rango de voltaje común de entrada porque M3 ya no está conectado en configuración de diodo. Se puede demostrar que la ganancia de voltaje en pequeña señal diferencial (v3 - v4) es la misma que la de la Figura 5.2-6. Sin embargo, si el voltaje de salida se toma en v3 o v4, la ganancia de voltaje en pequeña señal es la mitad de la de la Figura 5.2-6.

Esta configuración presenta un desafío no inmediatamente obvio. Dado que $I_{BIAS}$ define las corrientes en M3 y M4, así como la corriente en M5, es probable que estas corrientes no sean exactamente iguales. ¿Qué ocurrirá en este caso? En general, si una corriente continua fluye a través de un transistor PMOS y un transistor NMOS, el transistor con la corriente dc mayor se volverá activo. Esto se debe a que la única forma en que las corrientes pueden coincidir es si la corriente mayor disminuye, lo cual puede hacer que el transistor salga de la región de saturación.

¿Cómo se diseñan los amplificadores diferenciales CMOS y qué características debemos considerar?

El diseño de amplificadores diferenciales CMOS es fundamental en una amplia gama de aplicaciones, desde etapas de entrada de amplificadores hasta comparadores. La clave para comprender su funcionamiento radica en el uso de transistores MOSFET en su configuración, donde la correspondencia precisa de parámetros como la relación W/L (ancho/longitud) y la corriente de polarización son esenciales para lograr un rendimiento óptimo. El siguiente análisis se basa en un modelo de amplificador diferencial CMOS, con la intención de explicar los detalles cruciales que un diseñador debe tener en cuenta.

Al establecer el modelo para el amplificador diferencial, se asignan parámetros clave como la ganancia de voltaje pequeña (100 V/V) y una frecuencia de corte de 100 kHz. Con estos valores, se puede calcular la corriente necesaria para cumplir con las especificaciones del amplificador. Por ejemplo, para una ganancia diferencial de 100 kHz, se obtiene un valor de resistencia de salida (Rout) de aproximadamente 318 kΩ. Con esto, la corriente de polarización I5 se ajusta a 70 mA, pero dado que se busca maximizar la potencia disipada, se selecciona una corriente de 100 mA. Esto resulta en un valor óptimo de 100 mA para I5, lo que asegura que el amplificador funcione dentro de los límites de especificación.

Un parámetro importante a considerar es el voltaje común de entrada, también conocido como ICMR. La selección de ICMR es crucial porque afecta directamente al rendimiento del amplificador. En este caso, se determina que el voltaje máximo común de entrada, VIC (max), está limitado a 2 V, lo que implica que la tensión de puerta de los transistores debe ser cuidadosamente gestionada para asegurar que operen en la región de saturación.

Además, las características de ganancia de pequeño señal también son importantes. La ganancia de voltaje pequeña se define como 100 V/V en este caso, lo cual se ajusta a través de la relación W/L de los transistores involucrados. En este caso, se utiliza una fórmula que describe la ganancia en términos de la transconductancia gm de los transistores. Para lograr la ganancia especificada, se ajusta la relación W/L de cada transistor según sea necesario.

Un aspecto interesante de los amplificadores diferenciales CMOS es la influencia de los efectos de canal y la variación en los parámetros como el umbral de voltaje (VTN y VTP). Estos parámetros son cruciales porque cualquier cambio en ellos puede afectar significativamente las características de ganancia. Para mitigar estos efectos, se puede aumentar la relación W/L de los transistores, lo que permite reducir la dependencia del voltaje de umbral y aumentar la estabilidad del amplificador.

Además de estos aspectos, la elección de los valores para la corriente de polarización y la resistencia de salida está relacionada con la disipación de potencia, que se calcula en función de la corriente I5 y de la resistencia de salida. Se debe tener en cuenta que, para obtener una alta ganancia y eficiencia energética, se deben equilibrar estos parámetros cuidadosamente.

Uno de los problemas más comunes que se encuentran los diseñadores es la selección de la tensión de drenaje de saturación (VDS(sat)) para los transistores. Un VDS(sat) bajo puede ser deseable para reducir la potencia disipada, pero puede comprometer la línea de funcionamiento del amplificador. Al aumentar las relaciones W/L de los transistores, se puede mejorar este problema al disminuir la saturación de los transistores y ampliar el rango de operación en la región de saturación.

Finalmente, otro punto importante a considerar es el diseño de la etapa de salida. Los amplificadores diferenciales CMOS tienen la capacidad de trabajar en configuraciones de cascode, lo que mejora significativamente la impedancia de salida y reduce los efectos de la capacitancia de Miller. Esto se logra utilizando un transistor adicional que mantiene la resistencia en el drenaje de los transistores de entrada baja, lo que incrementa la ganancia de la etapa de amplificación.

El amplificador cascode, al utilizar tres transistores (M1, M2, M3) en su configuración, mejora tanto la impedancia de salida como la respuesta en frecuencia del sistema. El transistor M2 juega un papel crucial al minimizar el efecto de la capacitancia de Miller, lo que permite una mayor estabilidad y un mejor rendimiento en términos de ancho de banda.

Aunque los amplificadores cascode ofrecen muchas ventajas sobre los amplificadores invertidos convencionales, también presentan limitaciones en cuanto al rango de voltaje de salida. En este tipo de configuraciones, el voltaje de salida no puede alcanzar el valor de tierra debido a la saturación de los transistores. Sin embargo, al ajustar las relaciones W/L de los transistores, es posible ampliar el rango de operación y mejorar la eficiencia del diseño.

Para optimizar el desempeño de los amplificadores CMOS, es crucial manejar cuidadosamente todos estos parámetros y entender cómo interactúan entre sí. La correcta elección de las relaciones W/L, las corrientes de polarización y las tensiones de saturación, así como la correcta implementación de configuraciones como la cascode, son factores determinantes para lograr amplificadores con altas prestaciones.

¿Cómo realizar y profundizar en los ejercicios somáticos de estiramiento y fortalecimiento para la columna y musculatura asociada?
¿Cómo reaccionó la campaña de Trump cuando Fox News declaró a Arizona para Biden?
¿Cómo crear, actualizar y eliminar países a través de APIs REST utilizando el patrón CRUD?
¿Cómo los cohetes liberan la Tierra?