Hur kan en låg-effekt, spänningsstyrd VCSEL-drivare förbättra prestanda och effektivitet?

En av de mest utmanande aspekterna vid design av VCSEL-drivare är att uppnå en balans mellan hög prestanda och låg effektförbrukning, särskilt när det gäller att driva de snabbt växande datahastigheterna. För att kunna möta dessa krav har forskare utvecklat spänningsstyrda VCSEL-drivare som använder avancerad CMOS-teknologi. En av de nyaste innovationerna inom detta område är användningen av NMOS-källföljare (SF), som tillåter finjustering av drivstyrkan och därmed optimering av effekten och bandbredden i en VCSEL-drivare.

Den traditionella CMOS-inverterarkitekturen används för att generera de nödvändiga spänningarna för att styra VCSEL:n. Denna lösning kräver en referensspänningsgenerator som förbrukar mycket energi, vilket kan vara problematiskt i låg-effektdesign. För att hantera detta, har arkitekturen förbättrats genom att byta ut den traditionella NMOS-brytaren mot en tunbar NMOS-baserad källföljare, vilket gör det möjligt att justera transistorns drivstyrka genom en parallellkopplad brytare samt justera tröskelspänningen genom bakporten. Denna ändring medför en mer flexibel och energieffektiv design.

För att kunna hantera den höga bandbredden som krävs för sådana högpresterande system måste föraren delas upp i tre delar: inmatningsnätverket, fördrivrutinen och utgångsföraren. Inmatningsnätverket spelar en viktig roll eftersom det är avgörande att bibehålla en 50 Ω impedans över hela bandbredden av NRZ-signalen. Om impedansen inte är noggrant justerad kan det leda till distorsion av signalen, vilket i sin tur resulterar i minskad ögöppning och försämrad prestanda. Detta uppnås genom en noggrant kalibrerad planar transmission line, som ansluter ingångspaden till en tunbar lastresistans, vilket gör att inmatningen kan anpassas efter behov.

Vid utgången används en spänningsstyrd drivrutin som kan justera VCSEL:ns biaspunkt genom att variera den externa bias-spänningen, vilket i sin tur påverkar "1"-nivåns biasström och tillåter finjustering av transistorns drivstyrka och tröskelspänning. För att möjliggöra exakt kontroll över VCSEL:s optiska effekt finns en 3-bitars trimning som gör det möjligt att byta drivstyrka för NMOS-källföljaren via PMOS-brytare. En fjärde bit används för att kontrollera bulkspänningen, vilket möjliggör finjustering av den optiska utgångseffekten.

Testerna av denna nya design, genomförda med hjälp av en exakt elektro-optisk VCSEL-modell, visar att den simulerade och mätta ögodiagrammet vid 60 Gbit/s är i god överensstämmelse, vilket tyder på att metoden är effektiv. Mätningarna påvisar att drivaren kan uppnå ett ögodiagram med öppenhet på över 30 Gbit/s och en låg effektförbrukning, som är avgörande för att minska energiförbrukningen i framtida högpresterande datakommunikationssystem.

Vid mätningarna visade sig den spänningsstyrda VCSEL-drivaren uppnå bra effektivitet med en total energiförbrukning under 0.37 pJ/bit vid 60 Gbit/s. Vid lägre datahastigheter justerades spänningen och biasströmmen för VCSEL:n för att förbättra effektiviteten ytterligare. För att uppnå dessa resultat användes en VM-utgångssteg, vilket endast drog 13 % av den totala effekten. Detta gör det möjligt att hålla effektförbrukningen på en mycket låg nivå samtidigt som den önskade datahastigheten bibehålls.

Det bör också påpekas att även om systemet inte implementerade kontinuerlig amplitudtrimning, är detta en möjlighet som kan införas med ytterligare kontroll av bulkspänningen för att uppnå ännu finare justeringar av den optiska effektmoduleringen.

Hur optimerar man FDSOI CMOS-kretsar för bred temperaturintervall och förbättrad prestanda?

För att uppnå maximal prestanda för analoga blandade signaler och CMOS-logikkretsar över ett brett temperaturintervall från 2 K till 400 K, är det avgörande att förstå hur man kan styra och optimera flera parametrar i kretsarna. Temperaturberoendet hos komponenterna, särskilt vid extremt låga temperaturer, kan påverka deras effektivitet och stabilitet avsevärt. En grundläggande komponent i denna process är att formulera och förstå tröskelspänningsuttrycket som en funktion av bakgatans spänning. I avsnitt 5.2 kommer vi att härleda detta uttryck och fånga temperaturberoendet genom att analysera olika fysikaliska parametrar som styr MOSFET:ernas drift och beteende.

Tröskelspänningen i en FDSOI MOSFET (Fully Depleted Silicon On Insulator) skiljer sig från äldre bulk CMOS-teknologier. I dessa äldre processer varierade Vt beroende på kvadratroten av bulk-to-source-spänningen (VBS). För FDSOI MOSFET:er beror tröskelspänningen dock linjärt på både VBS och drain-to-source-spänningen (VDS), vilket innebär att FDSOI MOSFET:er erbjuder bättre kontroll över tröskelspänningen vid variationer i de externa spänningarna.

Vid utvecklingen av dessa kretsar är det viktigt att ta hänsyn till olika figurer för merit (FoMs), som transkonduktans (gm), intrinsisk spänningsförstärkning (Av), och högsta oscilleringsfrekvens (fMAX). Dessa FoMs är direkt relaterade till bakgatans spänning (VBG) och visar på betydande variationer mellan de olika driftlägena som triode, mättnad och subtröskel. En intressant observation är att beroendet mellan dessa FoMs och VBG praktiskt taget försvinner när de relateras till drainströmmen (IDS/W), vilket ger en allmänt tillämplig designprincip för alla CMOS-AMS (analoga blandade signaler), mm-våg och fiberoptiska front-end kretsar.

En ytterligare aspekt att beakta är designen och optimeringen av mm-vågkretsblock som används i olika sensorer och kommunikationssystem. Genom att noggrant justera parametrarna för dessa komponenter kan man uppnå bättre prestanda vid högre frekvenser och över ett bredare temperaturintervall. Det handlar om att utveckla specifika topologier och att noggrant välja material och teknologier som tål extrema förhållanden, såsom de som uppstår vid kryogena temperaturer.

Experimentella data från kommersiella FDSOI CMOS-teknologier illustrerar hur dessa principer kan implementeras. I Fig. 5.1 visas tvärsnittsbilden av två olika teknologi-noder: en 28-nm och en 22-nm FDSOI-teknologi. Vid kryogena temperaturer under 70 K, som är typiska för kvantprocessorer, bildas kvantprickar i MOSFET-kanalerna, vilket ytterligare påverkar de elektriska egenskaperna och beteendet hos dessa komponenter. Det är viktigt att ta hänsyn till dessa effekter vid designen av kretsar för kvantdatorer och andra applikationer som kräver extremt låg temperatur.

En annan viktig faktor vid design av sådana system är att förstå och hantera de olika kapacitanskomponenterna i MOSFET:er i FDSOI-teknologi. Tvärsnittsmodellen av MOSFET:en, som visas i Fig. 5.2, visar hur kapacitansen mellan olika delar av MOSFET:en, såsom topplocket av kanalen och den undre oxiden, påverkar tröskelspänningen och den övergripande prestandan. Genom att använda korrekta kapacitansmodeller kan man optimera prestandan hos kretsar som arbetar vid låg spänning och hög frekvens.

I praktiken betyder det att designern måste ta hänsyn till faktorer som dopning av kanalen, bakgatans spänning, och olika materialegenskaper för att uppnå önskad balans mellan prestanda och temperaturtålighet. Vidare måste noggrant beräknade och testade värden för olika fysikaliska parametrar, såsom den effektiva gate-oxidthickleken och permittiviteten hos de använda materialen, beaktas vid design av FDSOI-kretsar.

Sammanfattningsvis är det avgörande för en framgångsrik design av FDSOI CMOS-kretsar att noggrant optimera parametrar som tröskelspänning, drainström, kapacitans och temperaturberoende egenskaper för att säkerställa hög prestanda över ett brett temperaturintervall. Det är också viktigt att förstå hur olika teknologiska noder, material och designval påverkar de fysikaliska processerna vid låga temperaturer, och hur dessa kan utnyttjas för att bygga pålitliga och effektiva kretsar för avancerade tillämpningar.

Hur kan man optimera bryttiden i RF-brytare för högpresterande applikationer?

I en RF-brytare (Radio Frequency switch) är tiden för att ändra tillstånd en kritisk parameter för många tillämpningar. För en effektiv design av sådana brytare är det nödvändigt att hantera komponenternas kapacitans och resistans på ett sätt som minimerar fördröjningar utan att äventyra andra viktiga parametrar som linjäritet, infogningstapp, och bandbredd. Detta är en utmaning i konstruktionen av högfrekventa brytare, och många lösningar har föreslagits för att balansera dessa konkurrerande behov.

En av de största komponenterna i en sådan brytare är den transistorn som styr växlingen, vilken kan vara så stor att den upptar omkring 92 % av hela komponentens area. De andra elementen, som bias-resistorer, påverkar växlingstiden och den totala prestandan. Dessa motstånd används för att ställa in transistorns driftspunkter i både på- och av-lägen, där resistorn Rg till exempel kan ha ett värde på 10 kΩ för att skapa lämplig bias för gate-terminalerna.

Vid växling mellan tillstånd, till exempel från "off" till "on", leder kapacitansen hos både gate-channel och de metalliska förbindelserna till en tidskonstant som introducerar fördröjning. Det är lockande att helt enkelt minska storleken på dessa komponenter för att reducera fördröjningen, men detta medför ofta betydande nackdelar i termer av RF-prestanda. Ett vanligt problem är att försämra linjäriteten, förlora bandbredd eller öka infogningstapp.

En möjlig lösning som diskuterats i litteraturen är att använda induktorbaserade biasnätverk för att hantera växlingstider. Denna metod gör det möjligt att snabba upp växlingen, men tyvärr leder den till högre effektförluster och en förlust i linjäritet samt bandbredd. En annan metod, som har visat sig effektiv men med begränsad förbättring, minskar växlingstiden med 50 %, vilket kan vara otillräckligt för många högpresterande tillämpningar.

För att komma förbi dessa begränsningar har forskare föreslagit användning av fullstackade switchar som kan arbeta utan bias-resistorer. Denna design har visat sig effektiv för lågspännings-RF-brytare men ger inte lika bra resultat vid högre spänningar. Andra lösningar, som en förbättrad krets med hjälp av switchar som kortsluter bias-laddare under växlingsövergången, har visat sig vara framgångsrika genom att minska tidskonstanten utan att signifikant öka förlusterna i RF-operation.

Ett exempel på sådan en lösning visas i en schematisk krets där specifika switchar används för att kortsluta de höghömska bias-nätverken under växlingsfasen. Detta resulterar i en drastisk minskning av växlingstiden, samtidigt som det bibehåller låga effektförluster under RF-drift. Denna teknik använder två hjälpswitchar som styrs av två spänningsnivåer (VN och VP) för att effektivt hantera växlingshastigheten. Denna metod reducerar tidsfördröjningen genom att hålla bias-nätverket i ett tillstånd med hög resistans under normala driftsförhållanden och endast låta det vara aktivt vid växling.

I denna krets är huvudtransistorn, ofta den största i designen, den mest avgörande komponenten för växlingshastigheten. De andra komponenterna som styr laddning och urladdning av transistorns gate är av sekundär betydelse men spelar en roll i att upprätthålla en effektiv laddningsväg. Den aktuella designen använder även specifika transistormodeller med mycket noggrant optimerade kanalbredder och längder för att kontrollera resistansen i laddningsvägarna för att ytterligare minska växlingstiden.

Det är också värt att notera att för att effektivt hantera växlingstidens accelerering utan att försämra den totala prestandan hos brytaren är det avgörande att inte bara titta på de interna komponenterna utan också på hur de är organiserade på chipet. Genom att noggrant designa och arrangera komponenterna i en optimal layout kan man minimera överlappande påverkan mellan olika switchar och deras tillstånd, vilket ger en mer exakt kontroll över brytarens respons.

Vidare, när det gäller biasning av bulk-silicium, innebär det att det finns begränsade möjligheter att förbättra prestandan genom bakgrundsbias, eftersom den gemensamma bulk-siliciumkärnan under switcharna inte kan isoleras galvaniskt från de andra delarna av chipet. Biasning av bulk-silicium kan förvisso förbättra isoleringen i "on"-läget och lineariteten i "off"-läget, men de fördelarna är marginella, särskilt när man tar hänsyn till den stora skillnaden i tjocklek mellan BOX (buried oxide layer) och GOX (gate oxide layer).

Hur Bulk-kontroll påverkar förstärkarkretsars prestanda vid millimetervågsfrekvenser

Bulk-kontrollen i en 22 nm FDSOI-teknologi erbjuder ett sätt att finjustera driftpunkten för aktiva enheter i en CS (common-source) konfiguration utan att störa spänningsvägen på den aktiva grindens bias. Genom att justera bulk-spänningen, vilket är en passiv metod för att modulera enhetens transkonduktans (gm), kan man påverka förstärkarens förstärkning (A) utan att störa signalvägen. Detta gör att förstärkningen blir mer stabil och motståndskraftig mot störningar och brus, vilket är en viktig fördel, särskilt vid användning i RF-applikationer.

Enligt formeln för förstärkarens känslighet i förhållande till den bakre grindspänningen Vbg, kan förstärkningen uttryckas som:

Vid användning av bulk-kontroll i RF-förstärkare, där grindens bias ofta upprätthålls med hjälp av ett högohmiskt resistivt motstånd $R_{bias}$, uppnås flera fördelar. En högohmig bias-resistor bildar en RC-tidskonstant tillsammans med den kapacitiva lasten från RF-enheterna. I bulk-kontrollmetoden appliceras kontrollspänningen via en lågimpedansväg till bulk, vilket minskar denna tidskonstant och möjliggör en snabbare inställningstid. Detta gör att gain-kontrollen kan användas effektivt i aktiva återkopplingsslingor med kort svarstid, vilket är avgörande för många moderna applikationer.

Ett exempel på tillämpning av denna teknik ses i utformningen av en D-band LNA (low-noise amplifier) med bakre grindkontroll. Förstärkaren, som arbetar vid 150 GHz, använder en gain-kontroll endast för de andra och tredje stegen i amplifierkedjan, vilket möjliggör en toppstyrd förstärkning mellan 9 och 18 dB utan att försämra brusfiguren (NF) med mer än 1,5 dB eller 1 dB för den första kompressionspunkten (P1dB). Genom att justera förstärkningen i LNA-stegen minskas kompressionen vid högre ingångseffekt, vilket förbättrar signal-till-brus och distorsionsförhållandet (SNDR).

Vid konstruktion av LNA-steg är det viktigt att använda differentiala CS-steg med kapacitiv neutralisering för att förbättra både den maximalt tillgängliga förstärkningen (MAG) och den maximalt stabila förstärkningen (MSG). Dessa steg erbjuder utmärkt prestanda vid millimetervågsfrekvenser genom att minska både förluster och brus. De konstruerade stegen använder en kombination av enstubbar och nollohms transmissionsledningar (TL) för att säkerställa ett optimalt interstegsmatchande och konjugerat matchat utgångsreflektion.

Vid justeringen av förstärkningen i de andra och tredje stegen, kan man finjustera transmissionsledningens längd för att förlänga det effektiva bandbredden och säkerställa en balanserad förstärkning över frekvenser. För detta ändamål kan det vara lämpligt att justera TL-längderna för att optimera frekvensen och förstärkningen för varje enskilt steg i kedjan. I det slutliga exemplet från en D-band LNA med bakre grindkontroll kan förstärkningen styras genom att justera Vgain mellan 0V och 2V, vilket ger en kontrollerbar förstärkning på upp till 9 dB.

För att ytterligare säkerställa noggranna mätningar och bra prestanda vid högre frekvenser kan det vara nödvändigt att använda en in- och utgångsbalun, vilket hjälper till att hantera fasskillnader och förluster i mätningarna. En spiralinduktor med en diameter på 37μm kan ge acceptabel fasobalans och förluster för D-bandet.

För att avsluta denna tekniska beskrivning är det avgörande att förstå hur varje del av LNA-designen påverkar den övergripande prestandan, särskilt när det gäller brus, förstärkning och kompressionspunkter. Effektiv bulk-kontroll och noggrant utformade LNA-steg kan leda till mer robusta och effektiva förstärkare för användning i avancerade RF-applikationer, särskilt där hög hastighet och låg bruskänslighet är kritiska faktorer.