Hur kan aktiv bak-gate injektion förbättra linjäriteten hos MOS-transkonduktorer?

I en differentialförstärkarkrets, där två transistorer delar på en gemensam svansström (ISS), arbetar båda transistorerna för att ge ett maximalt utflöde av liten signalströmm (Iout) för en liten differential spänningsändring (Vin). När Vin är noll balanserar transistorerna varandra, och båda bidrar lika mycket till strömmen. Men när Vin inte är noll längre, skapas en obalans. Nu kommer en transistor att bära mer av ISS än den andra. Denna obalans leder till en minskning av transkonduktansen (gm) tills Vin når en viss nivå, där den ena transistorn bär på majoriteten av strömmen medan den andra nästan stängs av. När detta inträffar, genereras ingen ytterligare utgångsström vid ökning av Vin, och gm överstiger inte denna spänningsnivå, vilket resulterar i att transkonduktansen blir noll.

För att hantera detta problem med icke-linjäritet har flera linjäriseringsmetoder utvecklats. En enkel metod är att öka överdrifts-spänningen (V*) eller minska bredd-till-längd-förhållandet (W/L), vilket kan ge ett större arbetsområde. Detta innebär dock en kostnad i form av reducerad transkonduktans, och är endast praktiskt inom ett litet spänningsområde. En annan metod är att använda degeneration motstånd i käll-noderna för differentialparet. Detta minskar effektiviteten hos transkonduktansen, men ger ett större arbetsområde. Genom att använda transistorer i triode-regionen som degeneration-motstånd, är det möjligt att modulera degenerationen och effektivt uppnå en linjär transkonduktor.

Den senaste utvecklingen inom linjäriseringstekniker involverar användning av bulk-noden i FD-SOI CMOS-teknologi, där bulk och källa är isolerade från varandra, vilket eliminerar parasitiska dioder och ger mer designfrihet. Genom att aktivt injicera ingångssignalen i bak-gaten, via en hjälpförstärkare, kan linjäriteten förbättras avsevärt utan att använda någon form av source degeneration. Detta har visats genom forskning av Edler et al., där en noggrant justerad matchning mellan fram- och bak-gate överföringskurvor skapar en linjär övergripande transkonduktanskurva.

Den föreslagna tekniken använder aktiv bak-gate injektion av ingångssignalen för att justera transkonduktorns linjäritet. Vid denna metod matas differentialspänningen (Vin) genom transistorns fram-gate, medan en dynamisk signal injiceras i bak-gaten. Genom att justera denna signal via en hjälpförstärkare med viss förstärkning (AB) och genom att applicera negativ återkoppling, kan den resulterande transkonduktanskurvan göras linjär. För att uppnå detta krävs att både fram- och bak-gate överföringskurvor matchar varandra i termer av deras derivata med avseende på Vin.

Metoden är en del av ett block-diagram där fram- och bak-gate överföringsfunktioner bidrar till den totala Gm, och genom att justera dessa kurvor på ett korrekt sätt kan man eliminera den icke-linjära effekten som annars skulle begränsa prestandan. Huvudparametrarna här är DC-förstärkningen av hjälpförstärkaren och styrkan hos icke-linjäriteten i båda vägarna, vilket gör det möjligt att designa en systemlösning som är mycket effektiv.

Det är också viktigt att beakta att denna teknik, även om den är lovande för att förbättra linjäriteten, kan ha sina egna begränsningar och komplikationer. Till exempel kan mismatch i förstärkning mellan fram- och bak-gate leda till felaktigheter i resultatet, och det kan finnas ytterligare problem med brusnivåer som kan påverka systemets prestanda vid låga signaler.

Hur optimering av VCSEL-drivrutiner kan förbättra energihantering och dataöverföringseffektivitet

Inom moderna långdistanskommunikationssystem, där tillämpningar som mobiltelefoni, radar, IoT och optiska kommunikationsnätverk spelar en central roll, har behovet av höghastighetsdataöverföring blivit allt viktigare. Men samtidigt som tekniska framsteg gör det möjligt att uppnå högre hastigheter, ökar också vikten av att optimera energi- och strömförbrukningen. Förutom de uppenbara fördelarna i form av lägre driftkostnader och minskat miljöpåverkan, kan energieffektiva lösningar också bidra till att lösa problem på arkitektonisk nivå, som till exempel hantering av värme vid hög integration.

State-of-the-art VCSEL-drivrutiner uppnår dataöverföringshastigheter på upp till 71 Gbit/s med en effektivitet på 13,4 pJ/bit, eller 56 Gbit/s med en effektivitet på 0,71 pJ/bit. Detta innebär att det finns ett stort behov av att optimera konstruktionen av VCSEL-drivrutiner för att minska strömförbrukningen och förbättra den totala energieffektiviteten.

En ny strategi för att optimera VCSEL-drivrutiner har varit att implementera en voltagesignalstyrd (Voltage Mode, VM) arkitektur. Denna arkitektur, som står i kontrast till traditionella strömsignalstyrda (Current Mode Logic, CML) topologier, syftar till att minimera energiförluster genom att använda en enklare strömmodulering och eliminera ineffektiva strömmar som tidigare gick till spillo. En av de största fördelarna med denna voltagesignalstyrda arkitektur är att hela strömmen från sändaren flödar genom VCSEL-dioden, vilket minimerar förluster vid lågspänningsnivåer.

Trots de uppenbara fördelarna med en voltagesignalstyrd arkitektur, finns det fortfarande vissa utmaningar. En stor utmaning är implementeringen av linjär ekvationering (FFE, Feed-Forward Equalization) i denna typ av system. Eftersom voltagesignalstyrda system inte använder sig av strömssummering kan FFE inte implementeras på samma sätt som i CML-system. Dessutom kräver en voltagesignalstyrd lösning noggrant justerade VCSEL-spänningar för att bibehålla korrekt drift och signalintegritet, vilket kan vara utmanande i praktiken.

Det är också viktigt att förstå att VCSELs beteende inte är linjärt, vilket kan påverka överföringskvaliteten vid höga datahastigheter. När VCSEL-dioder moduleras vid högre hastigheter (som 50 Gbit/s eller mer) kan de uppvisa icke-linjära egenskaper som leder till spänningsvariabilitet och distorsioner i de optiska signalerna. Dessa problem har en mindre inverkan vid användning av NRZ-modulering än vid PAM-4 (Pulse Amplitude Modulation), men det är ändå en faktor som bör beaktas vid designen av VCSEL-drivrutiner.

För att förbättra systemets prestanda är det också nödvändigt att förstå den exakta impedansen hos VCSEL-dioderna, som kan variera beroende på både moduleringsströmmen och moduleringsfrekvensen. Denna variabilitet kan göra det svårt att förutsäga och hantera VCSELs beteende, vilket i sin tur påverkar överföringssystemets stabilitet och signalintegritet.

Hur man förbättrar ADC-prestanda med kalibrering och högfrekventa tekniker: En djupdykning i design och implementering

En av de största utmaningarna vid design av högpresterande ADC:er (analog-till-digitalomvandlare) är att upprätthålla hög linjäritet och stabilitet över hela arbetsområdet. Det finns flera faktorer som kan påverka prestandan, inklusive jämviktsfel (offset) och metastabilitet i komparatorer. För att förstå dessa problem och hitta lösningar är det viktigt att titta närmare på teknologier som offsetkalibrering, kroppsbiasering och decimering.

I denna design används en bulk-driven komparator, där prestandan för komparatorn är starkt beroende av den statiska offseten som introduceras av tillverkningen. För att förbättra ADC:ns avkastning, eller "yield", är det avgörande att denna offset minimeras. En Monte Carlo-simulering visar att den totala offseten för komparatorn är σ ≈ 6.2mV, med den största bidragsgivaren som kommer från en komponent med σV = 5.1mV. För att säkerställa att en hög tillverkningsavkastning uppnås, måste offseten vara mindre än 0.5LSB, vilket motsvarar ungefär 15mV. Detta innebär att för att uppnå 99.7% tillverkningsavkastning måste offseten vara mindre än 1.2σ. I den aktuella designen uppnås detta tillstånd genom att hålla det statiska offsetet inom detta gränsvärde. Trots detta reduceras avkastningen till 77%, vilket innebär att ytterligare åtgärder krävs för att förbättra resultatet.

För att ytterligare förbättra prestandan används en två-stegs StrongArm-latch för att åtgärda problem med metastabilitet och förbättra bitfelshastigheten (BER). En sådan latch gör det möjligt att åstadkomma högre förstärkning och därmed minska sannolikheten för metastabilitet, vilket är kritiskt vid höga hastigheter som 18.5GHz. Genom att tillämpa forward-body-biasing kan transistorens tröskelspänning sänkas, vilket ytterligare förbättrar komparatorns hastighet och linjäritet. Detta har visat sig vara särskilt effektivt för att minska bitfel och för att optimera prestanda vid hög frekvens.

En annan viktig del av designen är användningen av en decimerare för att hantera den höga datatakt som krävs vid sådan höghastighetsoperativitet. Eftersom den interna hastigheten för flashkomparatorn är mycket hög, behövs en effektiv metod för att minska datataktens krav. En tvåstegs decimering tillåter att frekvensen reduceras effektivt genom att utnyttja en dubbel nivå av 2x decimering och ytterligare en nivå på 32x eller 48x med hjälp av en styrbit. Den resulterande datan skickas sedan genom en Wallace-tree encoder för att generera ett binärt utdata.

Denna process gör det möjligt att hantera data i hög hastighet utan att öka den totala belastningen på systemet. För att verifiera denna lösning genomfördes en transientsimulering vid SS-kontroller (värsta fallet), vilket visade att metastabilitetsproblem inte förekom efter 1000 klockcykler. Detta bekräftades genom att analysera ögondiagrammet för komparatorns andra latch, vilket visade att inga metastabiliteter inträffade ens vid de mest ogynnsamma förhållandena.

Ett annat resultat av designen är att ADC:n har en SFDR (spurious-free dynamic range) och SNDR (signal-to-noise distortion ratio) på 33.6 dBc och 25.3 dB vid Nyquist, vilket motsvarar en ENOB (effective number of bits) på 3.9 bitar vid en inmatningsfrekvens på 9.1 GHz. För lägre frekvenser på 170 MHz, når SFDR och SNDR 35.9 dBc respektive 26.1 dB (ENOB = 4 bitar). Dessa resultat bekräftar att den föreslagna designen är effektiv både för höga och lägre frekvenser, vilket gör den lämplig för användning i system med extremt höga hastigheter.

En viktig aspekt som inte ska förbises är vikten av att noggrant kontrollera varje steg i kalibreringsprocessen, särskilt för att säkerställa att alla delar av ADC:n fungerar i perfekt synkronisering. Det är också nödvändigt att noggrant mäta och justera parametrarna för referenstrimning och decimering, så att de inte överbelastar systemet. När dessa aspekter är rätt inställda, kan man uppnå en mycket hög prestanda och en stabil, pålitlig ADC-lösning.

Hur SOI-CMOS Tekniker För RF-Brytare Förändrat Prestanda och Effektivitet

Sedan introduktionen av dedikerade SOI-CMOS-teknologier för RF-brytartillämpningar år 2008 har prestandan för dess kärnkomponent, MOSFET-brytaren, genomgått en betydande förbättring. En tydlig indikator på denna utveckling är en trefaldig minskning av RonCoff FOM (figure-of-merit) under en period på 15 år. Många innovativa koncept på kretsnivå har föreslagits, särskilt för högspännings- och högt staplade brytare. Bland dessa återfinns tekniker som kapacitiv jämvikt, aktiv biasing, accelerering av switch-tid och bakgate-biasing.

SOI-CMOS-teknologin har haft en dominerande position på antennbrytar-marknaden i över ett decennium och står för mer än 85 % av marknadsandelen. År 2015 uppnåddes en betydande förbättring av 20 % i RonCoff-produkten, och sedan dess har kontinuerliga framsteg lett till en mer än dubbelt så stor reduktion av FOM. Denna teknik använder både n-typ och p-typ MOS-transistorer som är isolerade från substratet genom ett begravt oxidlager (BOX). Isoleringen minimerar den parasitiska drain-source kapacitansen, vilket är en fördel som härrör från den lägre permittiviteten hos BOX jämfört med kisel. Den galvaniska isoleringen mellan transistorer i SOI-CMOS bidrar till en minskning av läckström, vilket förbättrar den övergripande enhetens prestanda och minskar strömförbrukningen. RF-brytare baserade på SOI-CMOS-teknologier tillverkas generellt på högresistiva (HR) kiselsubstratmaterial, där resistansvärdena överstiger 1 kΩ·cm, vilket reducerar substratförluster vid höga frekvenser.

En RF-brytare i MOSFET-konstruktion är uppbyggd på samma sätt som en generell MOS-enhet, men optimerad för drift i avstängning och triode-läge, eftersom brytare normalt arbetar i dessa två lägen i sina av- och på-stater. En hybridansats som kombinerar finlitografiska processgenerationer för FEOL (Front-End-Of-Line) med äldre generationer av BEOL (Back-End-Of-Line) som innehåller tjocka metallager gör det möjligt att uppnå låg RonCoff FOM och minimera layoutstorleken för RF-brytare.

Den linjära RF-brytaren byggs med en högresistiv resistor ansluten i serie med gate-terminalen på MOSFET-transistorn. Gate-resistorn är viktig för att definiera den icke-linjära beteendet och brytartiden för RF-brytaren. Brytartiden kvantifieras med en tidskonstant som beskrivs i formeln (9.1) och är direkt proportionell mot gate-resistorn. Teoretiskt sett, om gate-resistorn tas bort och kontrollkällans energi är tillräckligt hög, kan brytartiden nå nanosekundintervall. Emellertid skulle en sådan lösning medföra betydande linjäritetsproblem på grund av ojämn spänningsdelning vid gate-source- och gate-drain-terminalerna. För att maximera linjäriteten hålls gate-resistorn på ett mycket högre värde jämfört med impedansen ZC = 1/jω(Cgs + Cgd) för gate-source överlappningskapacitansen, vilket säkerställer att RF-strömmen huvudsakligen flyter genom kapaciteterna Cgs och Cgd.

Enligt analysen är det viktigt att förstå att brytartid, linjäritet och effektförluster hos en RF-brytare är inbördes beroende av varandra och kan justeras genom att variera gate-resistorn. För kommunikationstillämpningar ställs det särskilda krav på linjäritet, där det acceptabla intervallet för brytartid generellt sträcker sig mellan 2 μs och 20 μs. Balansen mellan dessa faktorer är avgörande för att möta specifika prestandakrav för RF-brytare.

Endtext

Hur temperatur påverkar prestanda i CMOS och MOSFET-teknologi vid olika strömtätheter

Vid användning av p-MOSFETs i differentialkretsar är det viktigt att förstå hur olika temperaturer påverkar deras prestanda, särskilt när strömtätheterna ändras. I simuleringar av GBW (Gain-Bandwidth Product) och AV (Voltage Gain) vid olika strömtätheter, kan man se att vid temperaturer så låga som −250 °C och upp till 125 °C, bibehåller kretsarna sin funktionalitet inom ett användbart intervall. Dessa förändringar i strömtäthet från 1 μA/μm till 0.5 mA/μm ger oss en djupare inblick i hur temperatur spelar en avgörande roll för prestanda.

I diagrammen från simuleringarna är det tydligt att vid låga temperaturer, som −250 °C, får vi ett mycket lägre brus än vid rumstemperatur (300 K). En betydande aspekt som belyses är att, oavsett temperatur eller strömtäthet, bibehåller utgångssignalen en stabil nivå på 400 mV DC. Detta visar på kretsens förmåga att fungera effektivt även under extrema förhållanden, vilket är en kritisk aspekt för utveckling av elektronik som ska användas i extremt kalla eller varma miljöer, till exempel i rymdteknologi eller underhåll i djupa havsinstallationer.

En annan intressant aspekt är övergången från rumstemperatur till lågtemperaturbeteende. För system som arbetar vid −250 °C är det viktigt att förstå att den minskade termiska aktiviteten bidrar till minskad brusnivå, vilket förbättrar signal-till-brus-förhållandet (SNR) och därmed ger mer pålitliga resultat i känsliga tillämpningar. Vid temperaturer på 125 °C, som är mer typiska för kommersiella tillämpningar, uppstår däremot ökade förluster och brusnivåer.

Förutom temperaturens effekt på kretsens brus och förstärkning, finns det också faktorer som påverkar de dynamiska egenskaperna hos MOSFET-transistorer, särskilt när man analyserar temporära brusnivåer och förändringar i växelströmsreaktionerna. Vid simuleringar som involverar sinusformade ingångssignaler på 1 GHz med en amplitud på 2 mV, illustreras även hur effektivitetsnivåerna i ingångs- och utgångssignaler förändras när temperatur och strömtäthet varieras. Detta ger också en mer praktisk förståelse för hur dessa komponenter reagerar under olika operativa förhållanden, vilket är avgörande vid design av moderna mikrovågslösningar och högpresterande signalbehandling.

För CMOS-logik, till exempel vid växling av inverterade logiska nivåer, visar simuleringar att energi som krävs för att växla i olika CMOS-teknologier vid olika temperaturer också förändras. När temperaturen sjunker till exempel till 2 K, minskar energiförbrukningen för att ändra logiknivåer, vilket kan ha viktiga implikationer för framtida utveckling av extremt lågenergikretsar. På samma sätt, vid 300 K, tenderar energiförbrukningen att vara högre, vilket är typiskt för konventionella tillämpningar.

Det är också av intresse att förstå hur dessa prestanda påverkar de specifika måtten för effektförbrukning, brusnivå och frekvensrespons i olika typer av inbyggda system, särskilt vid användning av högfrekventa signaler som 80 GHz och 160 GHz. För många tillämpningar inom kommunikation och signalbehandling, som exempelvis vid användning av moduleringstekniker som IQ-modulering, är det avgörande att optimera signalens renhet och dämpning vid höga frekvenser. Här spelar back-gate-spänningar och variationen i transistorns arbete under förändrade temperaturer en stor roll för att säkerställa att systemen levererar önskad prestanda.

För att säkerställa att en teknologisk lösning är tillförlitlig i dessa extrema miljöer, måste ingenjörer och forskare förstå både de fysiska och elektriska egenskaperna hos de transistorer och kretsar de designar. Detta inkluderar att noggrant balansera de termiska effekterna på strömtäthet och brus, vilket gör det möjligt att maximera prestanda och minimera förluster i system.