Virranohjaavien DACien (Digital-to-Analog Converter) linearisointi on kriittinen tekijä niiden suorituskyvyn optimoimisessa. Yksi keskeinen menetelmä on takaportin jännitteen säätö, joka mahdollistaa virhelähteiden kompensoinnin ja tarkemman virran hallinnan. Jos yksikkösellin virta poikkeaa positiivisesti suhteessa referenssiin (tässä tapauksessa lähde 32, joka pysyy keskiarvokoodilla 255), se tarkoittaa liiallista virtaa. Tällöin nMOS-transistorin takaportin jännitettä alennetaan, mikä puolestaan vähentää DAC-elementin virtaa etujännitteeseen perustuvan biasoinnin kautta. Negatiiviset suhteelliset virhemarginaalit kompensoidaan AUXDAC-arvoilla, jotka ylittävät keskiarvokoodin, ja positiiviset virheet vastaavasti arvoilla alle keskiarvokoodin.

Tämä takaportin linearisointitekniikka tuottaa huomattavaa parannusta DACien spectraaliseen suorituskykyyn. Mittaustulokset osoittavat, että modulattorin SFDR (Spurious-Free Dynamic Range) paranee merkittävästi analogisen korjauksen myötä, jopa 61.2 dBc:stä 91 dBc:hen. Lisäksi THD (Total Harmonic Distortion) laskee -84.7 dB:hen, ja SNDR (Signal-to-Noise-and-Distortion Ratio) vastaa simulaatioiden ennusteita, ollen noin 74.6 dB. Tämä kehitys todistaa takaportin linearisoinnin tehokkuuden signaalin eheyttä ja puhtautta ylläpitävänä menetelmänä, mikä on erityisen tärkeää matalien signaalitasojen alueella.

Dynaaminen alue (DR) mittauksissa on saavutettu noin 77 dB, mikä tukee vahvasti menetelmän kykyä säilyttää korkea lineaarisuus ja laaja dynaaminen kantama. Analoginen korjaus poistaa tarpeen yliohjautuvaan näytteenottoon perustuville linearisointimenetelmille, kuten data weighted averagingille, tarjoten siten yksinkertaisemman ja tehokkaamman ratkaisun.

Kun vertaillaan tätä tekniikkaa nykyaikaisiin CT Sigma Delta -modulaattoreihin, ehdotettu rakenne tarjoaa kilpailukykyisen lineaarisuuden ja 12-bittisen ENOBin (Effective Number of Bits) 10-kertaisella yliohjauksella (OSR). Erityisen merkittävää on alhainen virrankulutus, joka on saavutettu takaportin linearisoinnilla (vain 125 μW AUXDACin linearisointiin), mikä tekee tästä ratkaisusta erinomaisen energiatehokkaan vaihtoehdon. Tämä korostaa sen soveltuvuutta erityisesti sulautetuissa ja matalan virrankulutuksen sovelluksissa, joissa energiankulutus on kriittinen.

On syytä huomioida, että tässä mainittu virrankulutus ei sisällä taustalla toimivaa arviointimoottoria eikä tilakoneita (FSM), jotka päivittävät AUXDAC-arvoja. Näiden osien vaikutus kokonaissähkötehoon voi olla merkittävä, mutta perusarkkitehtuurin tehokkuus säilyy korkeana.

Lisäksi takaportin linearisointitekniikka mahdollistaa modulattoreiden pienemmän piirialan ja yksinkertaisemman rakenteen verrattuna digitaalisiin linearisointimenetelmiin, jotka usein vaativat monimutkaisia korjausalgoritmeja ja lisäävät latenssia. Tämän ansiosta saavutetaan myös parempi skaalaus teknologian kutistuessa, kuten 22 nm FDSOI CMOS -prosessissa esitetty esimerkki osoittaa.

Virranohjaavien DACien suorituskyvyn ymmärtäminen edellyttää syvällistä käsitystä transistorien mittaustarkkuudesta, erityisesti MOS-transistorien vastaavuudesta ja sen vaikutuksista virran tasaisuuteen. Myös virran lähteiden ja kehittyneiden analogisten korjaustekniikoiden rooli on olennainen signaalin eheyden ylläpitämisessä. Ymmärtämällä nämä mekanismit, lukija voi arvostaa, miten analogiset säätöjärjestelmät voivat täydentää digitaalista korjausta, erityisesti sovelluksissa, joissa matala virrankulutus ja korkea tarkkuus ovat tavoitteita.

Lisäksi on tärkeää huomioida, että analoginen linearisointi voi lyhentää kehitysaikaa ja vähentää järjestelmän monimutkaisuutta verrattuna digitaalisiin kalibrointimenetelmiin, jotka vaativat usein runsaasti laskentatehoa ja ohjelmistotukea. Tämä tekee takaportin linearisoinnista houkuttelevan lähestymistavan, erityisesti kun pyritään tiiviisiin, vähävirtaisiin ja korkealaatuisiin muuntimiin.

Miten saavutetaan korkean nopeuden flash-AD-muunnin 28nm CMOS-tekniikassa bulk-driven referenssigenenratio -menetelmällä?

Tässä käsitellään ultra-laajakaistaista track-and-hold (T&H) -piiriä, jonka näytteenottotaajuus on 18,5 GS/s. Se toimii 4-kertaisen aikajakoinnin (4X-time-interleaved, 4X-TI) flash-AD-muuntimessa, jolla saavutetaan kokonaisnäytteenottotaajuus 74 GS/s, tarkoituksena muuntaa W-kaistan vastaanottimen väli-taajuus (IF) digitaaliseksi signaaliksi. Väli-taajuuskaista kattaa 1–36 GHz, mikä vaatii erittäin nopean ja tarkan näytteenoton. T&H-piirin tarkkuudeksi asetetaan yli 5,5 bittiä, jotta kokonaisresoluutio (ENOB) ylittäisi 4,5 bittiä 5-bittisen flash-AD-muuntimen kanssa.

Yksi keskeinen suunnittelun haaste on saavuttaa riittävä kaistanleveys ja nopea vastausaika T&H-piirille, jotta näytteenotto ehtii tapahtua tarkasti ilman virheitä. Jos käytettäisiin 2X-TI-arkkitehtuuria, yksittäisen kanavan näytteenottotaajuudeksi tulisi 37 GS/s, jolloin jäljelle jää vain noin 0,9 ps vakiintumisaikaa näytteenottovaiheen aikana. Tämä vaatisi yli 80 GHz:n 3 dB:n kaistanleveyden T&H-piiriltä, mikä ei ole saavutettavissa käytettävissä olevalla näytteenottokapasitanssilla (30 fF), joka on rajoitettu harmonisen särön hallitsemiseksi. Tämän vuoksi 4X-TI-rakenne valittiin, jolloin vaadittu kaistanleveys puolittuu noin 40 GHz:iin, mahdollistaen paremman kompromissin suorituskyvyn ja teknologian rajoitusten välillä.

Suunnittelussa hyödynnetään kaksoissyöttöistä tulo-vahvistinta, jonka avulla parannetaan lineaarisuutta, eristystä ja takaisinkytkennän estoa. Kaksi T&H-linjaa jakavat syöttövahvistimen, koska niiden kellojen vaihe-erot ovat 180°. Tämä vähentää tehonkulutusta (vain 84 mW 1,2 V jännitteellä) ja pienentää syöttökapasitanssia, mikä parantaa sisäänmenon kaistanleveyttä. Aikajakoinen näytteenotto toteutetaan kellojen vaihesäätimellä, joka luo neljä vaiheistettua kelloa puolitaajuudella (18,5 GHz) 37 GHz:n lähtökellosta.

Näytteenoton laatuun merkittävästi vaikuttava tekijä on kellon jitter, jonka aiheuttama kohina rajoittaa signaalin ja kohinan suhdetta (SNR). SNR:n laskemiseen jitterin takia käytetään kaavaa SNRj = −20 log₁₀(2πf_in σ_j), missä f_in on sisääntulotaajuus ja σ_j on kellon jitterin keskihajonta. Korkeat näytteenottotaajuudet korostavat jitterin vaikutusta, mikä vaatii matalan jitterin kellosignaaleja näytteenottopiirille.

Myös T&H-piirin vakiintumisnopeus on ratkaiseva lineaarisuuden ja siten ENOB-arvon kannalta. 5-bittinen vakiintumistarkkuus vaatii piirin aikavakion τTH ja vakiintumisajan ts tarkan suunnittelun siten, että kaistanleveys ylittää tarvittavan arvon (f_3dB,TH > 1/(2πτTH)). Näytteenottopiirin rakenne ja komponenteissa käytettävät tekniikat on valittu vastaamaan näitä vaatimuksia.

Lopulta flash-AD-muunnin on valittu nopeimman muuntotekniikan takia, jotta saavutetaan 18,5 GS/s per kanava ja vältetään toisen asteen aikajakoinnin monimutkaisuudet. Tämä mahdollistaa vaaditun 74 GS/s kokonaisnäytteenottotaajuuden 4-kanavaisena järjestelmänä.

Lisäksi on huomioitava, että suunnittelussa käytetty bulk-driven tekniikka FDSOI CMOS-prosessissa parantaa kytkinpiirin suorituskykyä ja mahdollistaa laajemman käyttöalueen pienemmällä tehonkulutuksella, mikä on kriittistä korkean taajuuden ADC-suunnittelussa. Tämän avulla saavutetaan korkeampi linearisuus ja pienempi särö myös ultra-laajakaistaisten sovellusten vaatimissa W-kaistan vastaanottimissa.

Tärkeää ymmärtää on, että ADC-suunnittelussa yksittäisen komponentin suorituskyky ei riitä takaamaan kokonaisjärjestelmän laatua. Esimerkiksi T&H-piirin tarkkuus, kellon jitter, aikajakoinen näytteenotto, kellon vaiheiden hallinta ja kytkinten lineaarisuus muodostavat yhdessä monimutkaisen verkoston, jossa yhdenkin osa-alueen puutteet heikentävät lopputulosta merkittävästi. Siksi nämä osatekijät suunnitellaan rinnakkain ja kompromisseja tehdään aina kokonaissuorituskyvyn ehdoilla. Lisäksi piirin mittaaminen ja karakterisointi testipiirin avulla ennen lopullista integrointia flash-AD-muuntimeen varmistaa, että teoriassa suunnitellut parametrit vastaavat käytännön suorituskykyä.

Kuinka juosta alas mäkeä paljain jaloin ilman loukkaantumisia?
Miten fuzzy-dynamiikkajärjestelmät kuvaavat epävarmuutta jatkuvissa systeemimalleissa?
Miten Encephalitozoon cuniculi ja muut mikroskopit vaikuttavat jäniksiin?