Kaistanleveyden laajentaminen on keskeinen tekijä signaalin voimakkuuden kasvattamisessa, mikä mahdollistaa SNR:n (signaali-kohinasuhteen) parantamisen. Tässä kontekstissa saavutettiin 0,35 dB:n parannus SNR-arvoon, kun siirryttiin eteenpäin kohdistettuun body-biasingiin 0:sta −1,5 V:iin. Mittaukset osoittavat, että pidätilassa OFF-vastus pienenee merkittävästi korkean eteenpäin kohdistetun body-bias-jännitteen vallitessa, mikä tukee laajempaa kaistanleveyttä ja parempaa suorituskykyä.

Tässä kappaleessa esitetään korkeamman lineaarisuuden T&H-vahvistin, joka hyödyntää sekä dynaamista että staattista body-biasingia. Tämä yhdistelmä maksimoi signaalin lineaarisuuden, parantaa SNR-arvoa ja säätää samanaikaisesti common-mode -jännitettä. Lisäksi vahvistimen suunnittelu mahdollistaa suuremman, jopa 1,2 V:n tulojännitealueen, mikä laajentaa sen käyttömahdollisuuksia.

T&H-vahvistimen rakenne on suunniteltu single-ended-versiona selkeyden vuoksi, vaikka käytännössä integraatio on täysin differentiaalinen. Sisäänmeno on terminointiin 100 ohmin vastuksella, jotta palautushäviö saadaan sopivalle tasolle. Laajakaistainen FE-vahvistin, jossa on body-bias, ohjaa aika-interleaved-dynaamisella body-biasilla toimivia 1,5 GS/s T&H-yksiköitä, jotka toimivat ping-pong-periaatteella: yksi näytteistää signaalia samalla kun toinen pitää näytteen vakaana.

Näytteenotto perustuu bottom-plate-tekniikkaan, joka takaa korkean lineaarisuuden ja estää signaaliriippuvan varauksen pääsyn näytteenottimen korkeaimpedianssiseen solmuun. Kolme erilaista kellovaihetta hallitsevat näytteenottoprosessia: CLK1 ja sen aikainen versio CLK1e yhdistävät näytteenottokapasitanssin FE-vahvistimen lähtöön, jolloin tulo signaali näytteistetään common-mode-jännitettä vastaan. Tämän jälkeen CLK1e avautuu hieman ennen ylälevyn kytkintä, mikä luo korkea-impedanssisen solmun ja vähentää signaaliriippuvaa varausinjektioita.

Pidätilassa CLK2 yhdistää ylälevyn common-mode-jännitteeseen ja siirtää varauksen takavahvistimelle. Normaalisti tällainen näytteenotettu signaali muutetaan digitaaliseksi ADC-muuntimella, mutta tässä suunnittelussa ADC:n näytteenottokapasitanssi mallinnetaan staattisesti kytketyllä 500 fF:n MOM-kapasitanssilla. Lähtö johdetaan liitäntöihin transmissionlinjojen kautta.

FE-vahvistin hyödyntää pseudo-differentiaalista push-pull-arkkitehtuuria, jossa drain-solmut on bootstrappattu, mikä minimoi vahvistimen lähtöimpedanssin. Käytetyt kascodit parantavat lineaarisuutta vähentämällä pääsource followerien rDS:n epälineaarisuutta, mahdollistaen suuremman signaalin vaihtelun. Body-biasingin kannalta olisi vaihtoehtona yhdistää body-solmut lähtöön DC-vahvistuksen lisäämiseksi, mutta tämä heikentäisi kaistanleveyttä, koska FE-vahvistin joutuisi ajamaan koko layoutin dummy-laitteineen.

Siksi lähde-seuraajat on eteenpäin kohdistettu antamaan suurempi jännitetaso level shiftereille. Lähde-seuraajille tarvitaan DC-biassing, jonka toteuttavat level shifterit. Ne tarjoavat DC-biassin ja AC-signaalin laitteille M1–M6. Tämän lisäksi common-mode feedback (CMFB) toteutetaan transistorien body-solmuja hyödyntämällä, mikä on poikkeava lähestymistapa perinteiseen tapaan verrattuna. CMFB mittaa lähtösignaalin common-mode-jännitteen ja vertaa sitä tavoitearvoon 0,6 V. Erotusvahvistin palauttaa säätösignaalin level shiftereille, jotka ohjaavat virtalähdetransistorien kynnysjännitteitä.

CMFB-silmukka on stabiili ja sen unity gain -taajuus on 16 MHz, mikä yhdessä 28 dB vahvistuksen ja 62 asteen vaihevarmuuden kanssa mahdollistaa FE-vahvistimen ja siten T&H-vahvistimen ajamisen suoraan ilman DC-tason siirtoja.

Lineaarisuuden ja kaistanleveyden maksimointiin kytkimissä käytetään bootstrappausmenetelmää, jossa staattinen ja dynaaminen body-biasing yhdessä vähentävät ON-vastusta ja parantavat signaalin eheyttä. Track-tilassa (näytteenottovaihe) transistorien body on eteenpäin kohdistettu, jolloin ON-vastus pienenee ja kaistanleveys kasvaa, kun taas hold-tilassa body on zero-body-biasattu, mikä lisää OFF-vastusta ja parantaa lineaarisuutta.

Tämä dynaaminen body-biasing vähentää myös virtojen vuotoa huomattavasti verrattuna pelkkään staattiseen body-biasingiin, mikä näkyy erityisesti korkeissa lämpötiloissa. Simuloinnit osoittavat, että dynaaminen body-biasing parantaa lineaarisuutta ja säilyttää korkean SNR-tason, mahdollistaen yli 2 dB:n SFDR-hyödyn jopa 2,5 GHz taajuudella.

Lisäksi on tärkeää ymmärtää, että kehitetty rakenne perustuu SOI-teknologiaan, joka eristää well-alueet lähde- ja nasta-alueista, vähentäen riskiä latch-up-ilmiöihin, joita yleensä aiheuttaa nollabody-biasaus. Tämä mahdollistaa dynaamisen body-biasingin hyödyntämisen ilman perinteisten CMOS-rakenteiden rajoituksia.

Tämän lisäksi on keskeistä huomata, että body-biasing ei ole pelkästään lineaarisuuden parantamiseen tähtäävä keino, vaan se myös vaikuttaa suoraan vahvistimen kaistanleveyteen, jänniterakenteiden headroomiin ja virrankulutukseen. Optimaalisen suorituskyvyn saavuttamiseksi body-biasin parametrit on säädettävä tarkasti, ja niiden vaikutukset signaalin eheydelle, virheille ja lämpötilavaihteluille tulee huomioida kokonaisvaltaisesti.

Miten käänteinen well-rakenne ja kehon kytkentä parantavat flash-AD-muuntimien vertailijoita?

Modernissa puolijohdeteknologiassa kehon kytkennän (body biasing) hyödyntäminen tarjoaa ainutlaatuisia mahdollisuuksia virranhallinnan ja suorituskyvyn optimointiin, erityisesti FDSOI (Fully Depleted Silicon On Insulator) -tekniikoissa. Perinteisissä bulk-CMOS-prosesseissa kehon jännitteen säätöalue on rajallinen, ja kehon kytkennän tehokkuus vähenee, minkä lisäksi epäsuorat kapasitanssit rajoittavat lineaarisuutta. FDSOI-tekniikassa käytettävä käänteinen well-rakenne (flipped well, FW) poistaa nämä rajoitteet: sen avulla voidaan soveltaa sekä positiivista että negatiivista kehon jännitettä nMOS- ja pMOS-transistoreihin ilman latch-up -ongelmia.

Tällainen rakenne mahdollistaa kehon jännitteen lineaarisen vaikutuksen kynnysjännitteeseen (V_TH). Tämä lineaarisuus on merkittävä etu analogisissa suunnitteluissa, koska se tarjoaa ylimääräisen säätöasteen, jolla voidaan hienosäätää transistorien toimintapistettä. Esimerkiksi SLVT (super-low-threshold voltage) nMOS- ja pMOS-transistorit, joissa käytetään käänteistä well-rakennetta, säilyttävät tämän lineaarisen riippuvuuden V_BB-jännitteen suhteen. Tämä mahdollistaa vertailijoiden offset-jännitteen kontrolloinnin kehon kytkennän avulla, mikä on keskeistä flash-AD-muuntimien referenssitasojen muodostamisessa.

Flash-AD-muuntimissa referenssijännitteet perinteisesti johdetaan R-portaan avulla, jonka kuormitus ja parasiittiset kapasitanssit aiheuttavat korkeataajuista kytkentävuotoa ja palautekytkentöjä (kickback) vertailijalle. Uudessa bulk-driven flash-arkkitehtuurissa vertailijan referenssitasot tuotetaan suoraan transistorien kehon jännitettä säätämällä. Tällä tavoin poistetaan referenssijännitteiden differentiaaliparin tarve, mikä vähentää esivahvistimen virrankulutusta ja parantaa referenssivarren stabiliteettia.

Koska kynnysjännite muuttuu lineaarisesti kehon jännitteen kanssa, referenssit voidaan asettaa tasaisesti R-portaan kautta syötettyjen kehon jännitteiden avulla. Näin jokaisella vertailijalla on oma tarkasti säädettävä offset, joka vastaa kyseistä referenssitasoa. Tämä mahdollistaa flash-AD-muuntimen täyden skaala-alueen (FSR) hallinnan ja sovittamisen ulkoisen referenssijännitteen avulla, jolloin täysi skaala-alue voidaan kalibroida helposti esimerkiksi trimmauksen avulla.

Simulointitulokset osoittavat, että vertailijoiden offset-jännite käyttäytyy lineaarisesti kehon jännitteen differentiaalin funktiona ja että koko flash-AD-muuntimen skaala-alueen vaihtelu ympäristön lämpötilan, jännitteen ja prosessivaihtelujen (PVT) mukaan on alle ±7 %. Tämä tarkoittaa, että suorituskyvyn muutokset voidaan hallita kalibroinnilla ilman merkittävää kompromissia tarkkuudessa.

Vertailijan offsetit voidaan jakaa systemaattisiin, dynaamisiin ja satunnaisiin. Systemaattiset offsetit ovat ennustettavissa ja voidaan minimoida hyvällä piirisuunnittelulla ja layout-tekniikalla. Dynaamiset offsetit johtuvat vertailijan sisäisistä vaikutuksista, kuten kickback- ja muistiefektistä, ja niitä voidaan vähentää esivahvistimella, joka toimii vertailijan edessä. Satunnaiset offsetit aiheutuvat prosessivariaatioista ja näkyvät transistoreiden kynnysjännitteiden erona; niiden vaikutus voidaan pienentää kasvattamalla esivahvistimen tuloalueen transistorien kokoa, mikä kuitenkin lisää kapasitanssia ja vaikuttaa nopeuteen.

Näiden tekijöiden yhteisvaikutuksesta kehon kytkentä tarjoaa joustavan ja tehokkaan keinon hallita flash-AD-muuntimien vertailijoiden offset-arvoja ja siten parantaa muuntimen suorituskykyä ja energiatehokkuutta. Tällainen lähestymistapa avaa uusia mahdollisuuksia korkeanopeuksisten, matalatehoisten AD-muuntimien kehittämiseen nykyaikaisissa FDSOI-prosesseissa.

On tärkeää ymmärtää, että kehon kytkennän linearisuus ja laaja säädettävyys ovat saavutettavissa vain, kun käytetään modernia käänteistä well-rakennetta. Lisäksi vertailijoiden offsetin hallinta on kriittistä koko flash-AD-muuntimen suorituskyvyn ja tarkkuuden kannalta, mikä edellyttää huolellista transistorikoon optimointia ja kalibrointimenetelmiä. Vaikka kehon kytkentä alentaa virrankulutusta ja parantaa referenssitasojen vakautta, tulee ottaa huomioon myös kytkennän vaikutukset dynaamisiin offsetteihin ja satunnaisiin vaihteluihin, jotka voivat vaikuttaa kokonaisjärjestelmän häiriönsietokykyyn.

Kuinka valmistaa terveellisiä ja ravitsevia aterioita kiireisinä päivinä?
Miten tietämyysgrafit muuttavat suositusjärjestelmien dynamiikkaa?
Miten valmistautua käyttäytymishaastatteluihin ohjelmointitehtävissä?
Miten käsitellä äärettömiä rajoja funktioiden analyysissä?
Miten käsitellä ja muokata sekavaa dataa tehokkaasti?