¿Cómo aumentar el ancho de banda de un amplificador operacional de cascode?

El uso de ceros de anulación, como el z1, para cancelar el siguiente polo pequeño, p2, permite que p4 sea el siguiente polo dominante. El valor de la ganancia en ancho de banda (GB) se puede determinar dividiendo el valor absoluto de p4 entre 2.2, siempre y cuando el siguiente polo más pequeño esté más de 10 veces por encima de la nueva GB. Aunque p3 es aproximadamente cuatro veces más grande que p4, es conveniente elegir la GB dividiendo p4 por 2.2, lo que nos da un valor de GB de 50.330 3 10^9 rad/s o 52.5 MHz. Este valor es razonable debido a la presencia de un cero en el plano izquierdo a una frecuencia que es el doble de p3.

El diseño del capacitor compensador o de la transconductancia gm1 (o gm2) se basa en la relación GB = gm1/Cc, de forma que se obtenga este valor de GB. Si optamos por rediseñar gm1, el valor de gm1 aumentará, lo que incrementará la capacitancia Cbd2. Aunque en este caso Cbd2 no tuvo un impacto significativo, si el transistor M2 se hace más grande, podría influir en la ubicación de p4 y exigir una solución iterativa. Por el contrario, un nuevo valor de Cc se obtiene con la ecuación gm1/GB = 286 fF. Es fundamental considerar el valor de Cgd6, que es 20.7 fF, ya que si Cc se acerca demasiado a Cgd6, este método deja de ser eficaz. En este caso particular, hemos extendido la ganancia en ancho de banda del amplificador operacional del ejemplo 6.3-1 de 5 MHz a 52.5 MHz.

El éxito de este procedimiento depende de que tengamos los valores correctos de los capacitores necesarios y que no existan raíces adicionales con una magnitud menor que 10 veces la nueva GB. Además, se asume que no existen raíces complejas en el sistema. Este enfoque también es aplicable al amplificador operacional de cascode mostrado en la figura 6.5-7, donde todos los polos son mucho mayores que el polo dominante. Las ecuaciones (6.5-21) a (6.5-26) proporcionan un valor aproximado del polo dominante y de todos los polos de orden superior. En este caso, cinco polos tienen una magnitud mayor que el polo dominante (pout), lo que impide el uso de un cero de anulación para cancelar el siguiente polo más pequeño.

Para encontrar el valor máximo de GB, es necesario identificar cuál de estos cinco polos tiene la magnitud más pequeña y ajustar la GB dividiendo este polo entre 2.2, siempre que el siguiente polo mayor sea diez veces más grande que la nueva GB. En este proceso, se puede rediseñar la transconductancia de la etapa de entrada o el capacitor de salida para lograr la GB deseada. El siguiente ejemplo ilustra cómo se puede extender la ganancia en ancho de banda del amplificador operacional de cascode plegado del ejemplo 6.5-3.

Ejemplo: Aumento del ancho de banda de un amplificador operacional de cascode plegado

Para este ejemplo, asumimos que las áreas de drenaje/fuente son iguales a 2 μm multiplicado por el ancho del transistor y que todos los capacitores dependientes del voltaje están a cero voltios. Las ecuaciones de los polos no dominantes para el amplificador de cascode plegado fueron presentadas en las ecuaciones (6.5-22) a (6.5-26), y se repiten aquí para conveniencia. A continuación, evaluamos los polos pA, pB, p6, p8 y p9, teniendo en cuenta las capacitancias conectadas a cada uno de estos nodos y el valor de las transconductancias.

El valor de pA es dado por la fórmula:

Y para pB, la capacitancia CB es la misma que CA, lo que da:

Al realizar estos cálculos, obtenemos que p6, p8 y p9 también tienen valores específicos de frecuencia. Los cinco polos identificados se resumen en:

Dado que pA es el polo con la menor magnitud, se elige como base para calcular la nueva GB, dividiéndolo entre 4 (como una aproximación inicial, en lugar de 2.2), lo que nos da una GB de 28 MHz, en lugar de la original de 10 MHz. Este incremento en la GB no ha sido muy significativo debido a la influencia de los transistores grandes (M5, M6, M7 y M8) y los polos parásitos generados por estos.

Amplificadores Operacionales Conmutados

Para superar los límites impuestos por los polos de orden superior, se debe simplificar al máximo el circuito. Una de las técnicas empleadas es el uso de amplificadores operacionales conmutados, que utilizan un sesgo dinámico para simplificar el circuito de sesgo y reducir el número de raíces de orden superior. Este tipo de amplificador funciona solo durante un tiempo limitado y debe "refrescarse" periódicamente. Este enfoque es adecuado para aplicaciones de datos muestreados, como los circuitos con capacitores conmutados.

La figura 7.2-4 ilustra un amplificador inversor con sesgo dinámico simple que emplea interruptores y capacitores para establecer el sesgo. Este tipo de amplificador se limita a aplicaciones donde los datos son muestreados, como en los sistemas de procesamiento de señales muestreadas.

¿Cómo influyen los interruptores MOS en los circuitos analógicos?

El comportamiento de un interruptor MOS (Metal-Oxide-Semiconductor) es fundamental para el diseño y funcionamiento de muchos circuitos analógicos, especialmente aquellos que involucran señales muestreadas. En el estado OFF del interruptor, las corrientes IA y IB representan las corrientes de fuga desde los terminales del interruptor hasta tierra (o algún otro potencial de suministro). La polaridad de estas fuentes de desplazamiento y las corrientes de fuga no son conocidas, por lo que se asignan direcciones arbitrarias como se indica en el modelo de la figura 4.1-1. Las capacidades parasitarias juegan un papel crucial en estos circuitos, y es necesario tenerlas en cuenta al aplicar interruptores MOS. Las capacidades CA y CB son las capacidades parasitarias entre los terminales A y B del interruptor y tierra. La capacidad CAB es la capacidad parasitaria entre los terminales A y B, mientras que las capacidades CAC y CBC son las capacidades parasitarias que pueden existir entre el terminal de control de voltaje C y los terminales A y B del interruptor.

Estas capacidades CAC y CBC contribuyen a un fenómeno denominado “alimentación de carga” (charge feedthrough), en el cual una porción del voltaje de control aparece en los terminales A y B del interruptor. Uno de los beneficios de la tecnología MOS es que permite diseñar interruptores con un buen rendimiento, tal como se puede observar en el transistor MOS de la figura 4.1-2. El rendimiento del interruptor MOS se puede determinar comparando el modelo de señal grande de dicho transistor con el modelo del interruptor. Aquí, cualquier terminal, ya sea A o B, puede funcionar como drenaje o fuente, dependiendo de las tensiones en los terminales. Por ejemplo, en un transistor de canal n, si el terminal A tiene un potencial mayor que el terminal B, entonces A será el drenaje y B la fuente.

La resistencia ON del interruptor es la combinación en serie de las resistencias rD, rS y la resistencia del canal. Típicamente, las contribuciones de rD y rS son pequeñas, de modo que la resistencia principal a considerar es la resistencia del canal. La expresión para la resistencia del canal puede determinarse en función de las características del dispositivo MOS en su estado ON. En este estado, la caída de voltaje en el interruptor es pequeña y vGS es grande, lo que asegura que el transistor esté en la región no saturada. Así, la ecuación (4.1-1) describe el comportamiento del transistor en esta condición.

Es importante resaltar que la resistencia del canal varía con el voltaje de control VGS. Cuando este voltaje se aproxima al umbral VT, la resistencia ON se incrementa considerablemente y, finalmente, el interruptor se apaga cuando VGS llega a VT. Esta variación en la resistencia ON afecta directamente la transferencia de carga en el interruptor MOS, como se puede ver en la figura 4.1-4, que ilustra la resistencia ON de un transistor de canal n en función de VGS.

El comportamiento de la corriente de drenaje (ID) con respecto a la tensión entre drenaje y fuente (VDS) también es crucial para entender cómo opera el interruptor. En un gráfico de I-V, se observa que las curvas no son simétricas alrededor de V1 = 0. Esto se debe a que los terminales del transistor cambian de roles cuando la tensión de V1 cruza el valor de 0V. Este comportamiento debe considerarse al dimensionar el transistor para aplicaciones específicas.

Además, la elección del tamaño del transistor (W/L) también tiene un impacto en la resistencia ON. A medida que el valor de W/L aumenta, la resistencia ON disminuye, lo cual es deseable para mejorar el rendimiento del interruptor. Sin embargo, al aumentar el tamaño, se incrementa el fenómeno de alimentación de carga, lo cual debe tenerse en cuenta durante el diseño.

El estado OFF del interruptor MOS es también relevante, aunque su influencia en el circuito suele ser pequeña, salvo por las corrientes de fuga. Las corrientes de fuga pueden tener un efecto significativo en ciertos circuitos, como los de retención de muestras. En un circuito de muestra y retención, como se muestra en la figura 4.1-8, si la capacidad CH no es lo suficientemente grande, la corriente de fuga puede modificar la carga de CH durante el modo de retención, lo que afecta la precisión del circuito.

El uso de interruptores para cambiar capacitores de una configuración a otra es común en muchos circuitos analógicos. En tales aplicaciones, el control de la resistencia ON y el manejo de las fugas son fundamentales para asegurar el rendimiento y la estabilidad del circuito.

El diseño de interruptores MOS, especialmente en aplicaciones donde se involucran señales analógicas muestreadas, requiere una comprensión profunda de los fenómenos que afectan su rendimiento, tales como las corrientes de fuga, las capacidades parasitarias y la resistencia del canal. Además, la elección del tipo de transistor (canal n o canal p) y las tensiones relativas en los terminales también influyen significativamente en el comportamiento del interruptor.

¿Cómo calcular la resistencia de encendido de un transistor MOS en condiciones de señal pequeña?

El análisis de los circuitos con transistores MOS (Metal-Oxide-Semiconductor) en condiciones de señal pequeña implica entender cómo se comportan estos dispositivos cuando están en la región activa y cómo afecta esto a parámetros como la resistencia de encendido. Este cálculo es crucial en el diseño de circuitos analógicos y de amplificadores, donde la eficiencia y la linealidad del dispositivo son factores determinantes.

Uno de los métodos más comunes para determinar la resistencia de encendido (R_on) en un transistor MOS es basarse en los parámetros de modelo especificados en tablas como la 3.1-2, que contienen valores estándar de transistores NMOS y PMOS bajo diferentes condiciones. Un ejemplo de este cálculo puede ser realizado en un transistor MOS complementario, el cual está compuesto por un transistor NMOS y un transistor PMOS.

Supongamos que el transistor está funcionando bajo una tensión de fuente de alimentación de 5V. Si se tienen valores de la longitud (L) y el ancho (W) del canal del transistor, junto con los parámetros del modelo del transistor, se puede calcular la resistencia de encendido utilizando las ecuaciones correspondientes para la región activa.

En particular, en un transistor MOS en configuración complementaria, el cálculo de la resistencia de encendido se realiza para diversas tensiones de salida (V_s), por ejemplo, 1.0V, 3.0V y 5.0V. La pequeña señal de corriente (I) y las características del transistor permiten determinar cómo varía esta resistencia de encendido a medida que la señal de entrada cambia.

Para el diseño de un circuito amplificador, se debe tomar en cuenta que la resistencia de encendido es un parámetro que afecta directamente al comportamiento de la ganancia del amplificador. Cuanto más baja sea la resistencia de encendido, mayor será la ganancia de corriente del amplificador, lo que podría ser favorable para ciertos tipos de aplicaciones. Sin embargo, una resistencia de encendido baja también puede implicar una mayor corriente de fuga, lo que puede afectar negativamente la eficiencia del circuito.

Otro aspecto importante a considerar en estos cálculos es la influencia de la capacitancia parasitaria asociada al transistor, que puede alterar el comportamiento de la señal pequeña, especialmente en frecuencias altas. En algunos problemas de diseño, se asume que no existen capacitancias parasitarias, lo que simplifica los cálculos. No obstante, en circuitos reales, estas capacitancias deben ser tomadas en cuenta, ya que pueden influir significativamente en la respuesta en frecuencia del circuito.

Cuando se analiza la respuesta en frecuencia de un circuito que involucra transistores MOS, se debe considerar que los transistores tienen una respuesta asintótica a medida que la frecuencia de operación aumenta. Esto significa que en ciertas frecuencias, el transistor puede entrar en una región donde la ganancia se reduce debido a efectos como la capacitancia de salida o la capacitancia de compuerta.

En problemas como los descritos en la Figura P4.1-4, donde se visualiza un circuito MOS complementario, se puede calcular la respuesta en frecuencia resultante al cambiar la tensión de la puerta (V_G) del transistor M1 de un valor de 0V a 4.5V, lo que afectaría tanto la corriente como la resistencia de encendido. Este tipo de análisis es esencial para garantizar que el circuito mantenga un rendimiento adecuado a través de un amplio rango de frecuencias, sin que se vean afectadas las características de linealidad o ganancia.

Además, en el análisis de circuitos con transistores MOS, el efecto de inyección de carga no puede ser ignorado, especialmente en circuitos que manejan señales de alta frecuencia o con tiempos de conmutación rápidos. Este fenómeno ocurre cuando el transistor cambia de estado, inyectando carga en los nodos de salida, lo cual puede inducir distorsión y afectar la precisión del circuito. El diseño de los transistores y sus características, como la relación W/L (ancho a largo del canal), puede ayudar a minimizar estos efectos y mejorar la estabilidad del circuito.

Es también importante que el diseño de un circuito con transistores MOS, tanto NMOS como PMOS, considere no solo la resistencia de encendido, sino también otros parámetros como la capacitancia de la compuerta y la capacitancia de drenaje, que pueden tener un impacto sustancial en el rendimiento general del sistema. Para obtener una visión completa del comportamiento de los transistores en un circuito específico, es necesario realizar simulaciones detalladas utilizando herramientas como SPICE, que permiten modelar y simular los efectos de estos parámetros en condiciones reales de operación.

En conclusión, al calcular la resistencia de encendido en un transistor MOS en condiciones de señal pequeña, no solo se debe tener en cuenta la resistencia interna del dispositivo, sino también cómo esta se ve afectada por las variaciones de la tensión de la fuente, la frecuencia de la señal y los efectos parasitarios. La integración de estos cálculos en el diseño de circuitos permite optimizar el rendimiento, la eficiencia y la fiabilidad de los sistemas que dependen de la tecnología CMOS.