¿Cómo minimizar el ruido en amplificadores operacionales CMOS de bajo ruido?

El ruido en amplificadores operacionales (op amps) es una de las principales limitaciones que afectan el rendimiento de sistemas electrónicos. En particular, el ruido en los transistores MOSFET que forman parte de estos circuitos tiene dos componentes clave: el ruido térmico y el ruido de 1/f, este último mucho más problemático, especialmente a bajas frecuencias, aunque también puede impactar en frecuencias más altas debido a su aliasing alrededor de las frecuencias de reloj. Este ruido de 1/f es particularmente relevante en aplicaciones de alto rendimiento, como osciladores de frecuencia controlados por voltaje (VCO), donde la pureza espectral está directamente limitada por este fenómeno.

Cuando nos enfocamos en la minimización del ruido térmico, la estrategia más directa consiste en incrementar la transconductancia pequeña, $g_m$, de los transistores MOSFET. Esto se puede lograr utilizando grandes corrientes continuas o aumentando la relación $W/L$ de los transistores, lo que mejora la eficiencia de la conversión de señales en corriente. Sin embargo, el ruido de 1/f es más complicado de abordar, y existen varias estrategias que se pueden aplicar para reducirlo en amplificadores operacionales CMOS.

Una de las primeras soluciones es seleccionar adecuadamente los transistores y la topología del circuito. En este sentido, los transistores PMOS suelen tener entre dos y cinco veces menos ruido de 1/f que los NMOS, lo que los convierte en una opción preferida cuando la reducción de este tipo de ruido es crítica. Por lo tanto, en los amplificadores diferenciales, los transistores PMOS deberían usarse en las primeras etapas, específicamente en las transistores de la etapa diferencial, debido a su menor contribución al ruido de 1/f.

Además de la selección de transistores, la topología del circuito también juega un papel esencial. Para reducir el ruido, es importante maximizar la ganancia de la primera etapa del amplificador operacional. Esto implica que, si la entrada es una etapa diferencial, los transistores fuente acoplados deben ser PMOS y la ganancia de esta etapa debe ser lo más alta posible. Esta estrategia se ha demostrado efectiva en amplificadores diferenciales, donde se encontró que las longitudes de los transistores de carga deben ser mayores que las de los transistores de entrada para minimizar el ruido de 1/f.

Una de las configuraciones de bajo ruido más eficientes es la que utiliza transistores PMOS en las etapas diferenciales y que se muestra en la figura 7.5-1. Este diseño es similar a un amplificador de dos etapas, pero con la adición de transistores cascode (M8 y M9) que mejoran la relación de rechazo de alimentación (PSRR), como se explicó en la sección 6.4. En este caso, se seleccionan dispositivos PMOS para la entrada de la etapa diferencial, lo que permite reducir considerablemente el ruido de 1/f.

La reducción del ruido térmico es igualmente importante. A través de un análisis de ruido del amplificador, se puede calcular la densidad espectral de ruido total $e^2_{to}$ utilizando la transconductancia efectiva de los transistores cascode para evaluar su contribución al ruido de salida. Para minimizar el ruido total, es fundamental seleccionar correctamente los valores de las relaciones de $W/L$ de los transistores, como se muestra en el modelo de la figura 7.5-2.

Además, el modelo de ruido para un amplificador operacional con PMOS muestra que la densidad espectral de ruido equivalente puede expresarse como una combinación de términos que dependen de las características de los transistores y la geometría del circuito. Para minimizar el ruido de 1/f, es necesario trabajar con las relaciones de $L_1/L_3$ en el diseño de la topología, lo que permite reducir la densidad espectral de ruido de entrada equivalente a $e^2_{eq}$.

Una estrategia adicional que se ha utilizado para mitigar el ruido de 1/f en amplificadores operacionales CMOS es la estabilización por "chopper". Esta técnica se utiliza para reducir el ruido de 1/f de manera efectiva, sobre todo en aplicaciones donde el ruido es un factor crítico, como en sistemas de alta precisión.

Es relevante también entender cómo interactúan los componentes térmicos y de 1/f. Si bien ambos tipos de ruido pueden ser minimizados al seleccionar los transistores adecuados y emplear topologías adecuadas, el ruido de 1/f es más difícil de controlar a altas frecuencias debido a su aliasing. Así, para sistemas que operan en el rango de frecuencias más altas, la contribución del ruido de 1/f sigue siendo una consideración importante, aunque su impacto puede ser atenuado mediante técnicas como la reducción de la relación $L_1/L_3$ o el uso de transistores PMOS.

Por último, para calcular el valor de ruido total en aplicaciones prácticas, es necesario integrar la densidad espectral de ruido de entrada a través del ancho de banda. Esto permitirá obtener el valor cuadrático medio (rms) del ruido, lo que da una indicación precisa del impacto del ruido en el rendimiento general del sistema.

¿Cómo funcionan los conversores digital-analógico (DAC) de escalado binario y de voltaje?

El conversor digital-analógico (DAC) es un dispositivo fundamental en los sistemas electrónicos modernos, ya que convierte señales digitales en señales analógicas. Existen diversas arquitecturas para implementar un DAC, cada una con sus ventajas y desventajas. Entre las más comunes se encuentran el DAC de resistores ponderados binarios, el DAC de escalado de corriente y el DAC de escalado de voltaje.

El DAC de resistores ponderados binarios es uno de los más sencillos y rápidos en términos de operación. En este tipo de conversor, se emplean resistores con valores que siguen una secuencia binaria. Sin embargo, un inconveniente notable es que requiere resistores con una amplia variación en sus valores, lo que puede afectar la precisión del dispositivo. La diferencia entre el resistor más significativo (MSB) y el menos significativo (LSB) se puede expresar matemáticamente mediante una fórmula que muestra cómo la variabilidad en los valores de los componentes afecta el rendimiento del DAC. A medida que el número de bits (N) aumenta, se requiere una mayor precisión en los resistores para evitar problemas como la no-monotonía, que ocurre cuando la conversión de los bits no es consistente y puede generar errores.

Para resolver esta limitación, se introduce el DAC con escalado de corriente, que utiliza transistores MOSFET para generar corrientes ponderadas. En este caso, la precisión de los transistores depende de las relaciones de sus dimensiones, lo que puede permitir una mayor exactitud que los resistores. En este tipo de DAC, se pueden utilizar múltiples transistores para formar los distintos niveles de corriente, lo que hace que este sistema sea adecuado para aplicaciones con mayores requerimientos de precisión. Sin embargo, la complejidad aumenta a medida que se agregan más transistores para cubrir un mayor número de bits.

Otra variante es el DAC de escalado de voltaje, que convierte el voltaje de referencia (VREF) en un conjunto de voltajes específicos que se decodifican para obtener una salida analógica única. Este tipo de DAC se basa en una cadena de resistores dispuestos en serie, con un tap en cada punto intermedio. Cada uno de estos puntos de contacto corresponde a un valor de voltaje que depende de la longitud de la cadena y de los switches controlados por la palabra digital de entrada. Al seleccionar un tap específico mediante los switches, se obtiene el voltaje correspondiente, que se usa como salida. Si bien este método es sencillo, se enfrenta a problemas de eficiencia en términos de espacio y rendimiento cuando se utilizan muchos bits, lo que puede requerir configuraciones más complejas para minimizar las pérdidas y los efectos parásitos.

El DAC de escalado de voltaje puede implementarse utilizando una cadena de resistores con un número de segmentos igual al número de bits del conversor. La estructura típica de un DAC de escalado de voltaje de 3 bits, por ejemplo, utiliza tres segmentos de resistores entre VREF y tierra, y cada bit controla qué segmentos están conectados a la salida, determinando así el voltaje resultante. A medida que se incrementa el número de bits, la complejidad aumenta y se hace necesario incorporar decodificadores más avanzados para seleccionar adecuadamente los taps correspondientes.

A pesar de sus diferencias, todas estas arquitecturas comparten la característica fundamental de transformar una señal digital en una analógica, lo que es esencial para diversas aplicaciones, desde la generación de señales de audio hasta el control de dispositivos analógicos en sistemas embebidos. Sin embargo, es importante entender que cada tipo de DAC tiene sus limitaciones en cuanto a precisión, velocidad y complejidad.

Al elegir la arquitectura adecuada para un DAC, se deben tener en cuenta varios factores clave como la cantidad de bits, la velocidad de conversión, el costo y la precisión requerida. Un DAC que utilice una red R–2R puede ser más sencillo de implementar y puede ofrecer una solución más precisa para aplicaciones con menos requisitos de velocidad, mientras que un DAC de escalado de corriente basado en MOSFETs puede ser más adecuado para sistemas donde se necesita mayor rapidez y precisión. Por otro lado, un DAC de escalado de voltaje es útil en situaciones donde se requiere una conversión directa entre un conjunto de voltajes discretos, pero su desempeño puede verse afectado por la resistencia de las conexiones y la capacidad parásita de los switches.

En resumen, la elección del tipo de DAC dependerá del contexto de uso y los requisitos específicos del sistema. Cada tipo ofrece ventajas particulares y, en algunos casos, puede ser necesario combinar varias arquitecturas para obtener el mejor rendimiento en términos de velocidad, precisión y costo.

¿Cómo afecta la frecuencia a la respuesta en circuitos con capacitores conmutados?

En la teoría de circuitos con capacitores conmutados, la respuesta en frecuencia juega un papel fundamental en la comprensión del comportamiento de los sistemas discretos y continuos. La representación de la respuesta en frecuencia en el dominio z, que describe el comportamiento de estos circuitos, se obtiene reemplazando la variable z por $e^{jqT}$, donde $q$ es la frecuencia angular en radianes por segundo y $T$ es el período del reloj en segundos. Este cambio de variable permite que la respuesta en frecuencia de un circuito con capacitor conmutado se evalúe en términos de una función de $q$.

Al analizar los circuitos de tiempo continuo y discreto, se observa que la respuesta en frecuencia del tiempo continuo se corresponde con el eje vertical en el dominio de la frecuencia continua, mientras que la respuesta en frecuencia discreta se ubica en el círculo unitario en el dominio discreto. Es en este círculo unitario donde la frecuencia discreta de un circuito con capacitor conmutado debe evaluarse para obtener una descripción precisa de su comportamiento en frecuencia.

Un aspecto clave de los circuitos con capacitores conmutados es el supuesto de sobreamostrado, que establece que la frecuencia de la señal aplicada al circuito es mucho menor que la frecuencia del reloj. Este supuesto se expresa como:

Este concepto es crucial, ya que permite simplificar la respuesta en frecuencia discreta y aproximarla a la respuesta en frecuencia continua. Cuando la frecuencia de la señal es significativamente menor que la frecuencia de reloj, la expresión para la frecuencia angular $q$ en términos de la frecuencia de la señal se reduce a una forma simplificada que facilita el análisis y el diseño de los parámetros del circuito. De esta forma, es posible ajustar los parámetros del circuito, como la relación $a$ entre los capacitores, para obtener la respuesta deseada.

En un caso práctico, al reemplazar la variable $z$ por $e^{jqT}$ en la ecuación de la respuesta en frecuencia, se obtiene una expresión compleja que depende tanto de la frecuencia angular $q$ como de los parámetros del circuito. La magnitud de esta expresión se obtiene mediante un proceso de simplificación y aproximación, utilizando fórmulas que involucran los componentes reales e imaginarios de la ecuación. Asimismo, la fase de la respuesta en frecuencia se calcula utilizando la función arcotangente, lo que permite determinar el desfase asociado a la señal en función de la frecuencia angular.

El diseño de un circuito con capacitor conmutado requiere una comprensión profunda de estas relaciones, ya que al variar los parámetros del circuito, como la relación entre los capacitores, se puede ajustar la respuesta en frecuencia y controlar el comportamiento del sistema. En los ejemplos tratados, el parámetro $a$, que representa la relación entre los capacitores $C2$ y $C1$, juega un papel fundamental en el ajuste de la respuesta en frecuencia del circuito.

Es esencial entender que la precisión de la respuesta en frecuencia depende de varios factores, entre ellos el valor de la ganancia de la operación amplificadora (en los amplificadores operacionales) y la banda de ganancia unitaria. Estos elementos afectan tanto a la magnitud como al desfase de la respuesta del circuito, especialmente cuando se emplean amplificadores con ganancia finita o cuando se tienen en cuenta las limitaciones del ancho de banda unificado del amplificador operacional.

El diseño de amplificadores con capacitores conmutados es un campo altamente especializado que implica no solo la elección correcta de los componentes, sino también un manejo adecuado de las frecuencias para garantizar que el circuito opere de manera eficiente. Es por ello que, al realizar ajustes en los parámetros del circuito, es fundamental asumir que la frecuencia de la señal es mucho menor que la frecuencia de reloj, lo que permite simplificar el diseño y optimizar el rendimiento del sistema.

En resumen, para un diseño eficaz de circuitos con capacitores conmutados, no solo se debe considerar la respuesta en frecuencia, sino también la interacción de los parámetros del circuito con la frecuencia de reloj. La clave está en la correcta selección de valores para los componentes del circuito y en entender cómo estos afectan tanto a la magnitud como al desfase de la respuesta en frecuencia del sistema.

¿Cómo funcionan los amplificadores operacionales y qué características definen su rendimiento?

El amplificador operacional (op amp) idealmente debería tener una ganancia diferencial de voltaje infinita, una resistencia de entrada infinita y una resistencia de salida nula. Sin embargo, en la práctica, un op amp solo puede aproximarse a estos valores ideales, lo que significa que sus características no ideales deben ser tomadas en cuenta durante el diseño y la implementación de circuitos electrónicos. A pesar de estas limitaciones, los op amps siguen siendo fundamentales en una amplia variedad de aplicaciones electrónicas, desde amplificación de señales hasta filtros y conversores.

En un diseño típico de un amplificador operacional, la etapa de entrada diferencial no realiza la conversión diferencial a única, ya que esta tarea se lleva a cabo en el inversor de la segunda etapa. Cuando el amplificador operacional necesita impulsar una carga de baja resistencia, es necesario añadir una etapa de búfer para reducir la resistencia de salida y mantener una amplitud de señal adecuada. Este tipo de diseño es común en circuitos que requieren una mayor estabilidad y control en sus salidas. Además, los circuitos de polarización son esenciales para establecer el punto de operación correcto de cada transistor cuando se encuentra en su estado de reposo, lo que ayuda a evitar distorsiones o saturaciones indeseadas.

Un aspecto fundamental en el diseño de op amps es la compensación. Debido a las variaciones inherentes en los componentes electrónicos, es necesario introducir mecanismos de compensación para garantizar que el amplificador mantenga un rendimiento estable en un bucle cerrado. Esta compensación, que será discutida con más detalle en la sección correspondiente, permite controlar y minimizar el comportamiento no ideal de los componentes, asegurando que el sistema mantenga su funcionalidad incluso en condiciones de variabilidad en el tiempo o temperatura.

En cuanto a la configuración interna de un op amp, el símbolo estándar para estos dispositivos incluye la representación de las conexiones de alimentación, como VDD y VSS, que a menudo se omiten en los diagramas pero que son cruciales para el funcionamiento del amplificador. El voltaje de salida (vOUT) de un amplificador operacional se puede describir mediante la ecuación $vOUT = A_v (v1 - v2)$, donde $A_v$ es la ganancia diferencial en bucle abierto, y $v1$ y $v2$ son los voltajes aplicados a los terminales no inversor e inversor, respectivamente.

En la práctica, los amplificadores operacionales no son ideales. Uno de los parámetros importantes que limita su rendimiento es la ganancia en bucle abierto, que, aunque es alta (por ejemplo, 2000 o más en muchos casos), no es infinita. El comportamiento de un op amp con retroalimentación negativa puede ser descrito de manera sencilla: en un amplificador de voltaje invertido, el puerto de entrada se convierte en un puerto nulo bajo ciertas condiciones, lo que permite que el análisis de los circuitos sea mucho más directo. Esta característica también es fundamental para las aplicaciones en las que se requiere precisión, ya que asegura que las señales de entrada se amplifiquen correctamente sin desviaciones significativas.

El análisis de circuitos con amplificadores operacionales también implica considerar las características no ideales, como la impedancia de entrada diferencial finita, la resistencia de salida, y la relación de rechazo de modo común (CMRR). Además, el ruido generado por el amplificador, tanto en forma de ruido de voltaje como de corriente, también debe ser modelado y comprendido para evitar que interfiera con la señal deseada.

Otro factor importante es la respuesta de frecuencia de un amplificador operacional. Aunque se espera que un op amp tenga una ganancia constante a bajas frecuencias, esta ganancia disminuye a medida que la frecuencia aumenta, debido a los polos y ceros del sistema. Estos polos están relacionados con las constantes de tiempo del amplificador, y el análisis de su respuesta en frecuencia es crucial para entender cómo se comportará el amplificador bajo diferentes condiciones.

Además, características como la relación de rechazo de alimentación (PSRR), que mide la capacidad del op amp para filtrar el ruido proveniente de la fuente de alimentación, y el rango de entrada común, son también elementos clave que definen su desempeño en diversas aplicaciones. Un op amp ideal tendría un PSRR infinito, lo que garantizaría que las variaciones en el suministro de energía no afectaran la salida del amplificador, pero en la realidad, siempre existe un valor finito para este parámetro que debe ser tomado en cuenta durante el diseño.

Por último, es importante destacar que la salida de un amplificador operacional tiene limitaciones en cuanto a la corriente máxima que puede entregar o recibir, lo que impone restricciones sobre las cargas que puede manejar. Estas limitaciones son críticas cuando se diseñan circuitos con requisitos específicos de corriente o cuando se busca garantizar un rendimiento estable en condiciones extremas.

En resumen, aunque el amplificador operacional ideal no existe en la práctica, sus características no ideales pueden ser gestionadas y compensadas mediante un diseño adecuado. La comprensión de su comportamiento en cuanto a ganancia, impedancia, ruido y respuesta en frecuencia es esencial para diseñar circuitos electrónicos que operen de manera eficiente y confiable.