¿Cómo reducir el ruido en amplificadores operacionales de bajo ruido?

El diseño de amplificadores operacionales (op amps) de bajo ruido es crucial en aplicaciones donde la precisión y la calidad de la señal son esenciales. En este sentido, se ha investigado la mejora de los op amps mediante el uso de transistores laterales de unión bipolar (BJTs) y la estabilización mediante la técnica de chopper. Estos enfoques permiten minimizar el ruido de entrada y mejorar el rendimiento global del dispositivo.

Un op amp de bajo ruido, como el mostrado en la figura 7.5-6, ha sido desarrollado utilizando transistores laterales BJT en la etapa de entrada. Este op amp es un amplificador de dos etapas con salida push-pull. Los resultados experimentales de ruido para este op amp se muestran en la figura 7.5-7, destacando su desempeño equivalente de ruido de entrada. En comparación con otros op amps de bajo ruido que emplean entradas JFET, este dispositivo también logra un rendimiento excepcional en términos de ruido.

Sin embargo, aunque la reducción de ruido es crucial, no es suficiente con solo emplear transistores de bajo ruido. Los amplificadores operacionales también deben hacer frente a imperfecciones de bajo nivel, como el ruido de 1/f y el voltaje de desplazamiento de entrada. Para mitigar estos efectos, se puede emplear la estabilización de chopper, una técnica que ha demostrado ser eficaz en amplificadores de precisión.

La estabilización de chopper, como se ilustra en la figura 7.5-8, implica la modulación de la señal de entrada mediante un cuadrado de onda con frecuencia de corte. Este proceso desplaza el ruido indeseado a frecuencias armónicas impares de la onda de chopper, separando eficazmente el ruido de 1/f y el desplazamiento de corriente continua (DC) del rango operativo de la señal. Al realizar este proceso de modulación y demodulación, el ruido no deseado se elimina del espectro de señales útiles.

El principio de estabilización de chopper se puede aplicar también a amplificadores operacionales CMOS, como se muestra en la figura 7.5-10. Este diseño implementa interruptores cruzados controlados por dos relojes no superpuestos, lo que permite la modulación y demodulación de la señal de entrada de acuerdo con los ciclos del chopper. Este enfoque reduce significativamente el ruido equivalente de entrada, especialmente el ruido 1/f.

Los resultados experimentales con la estabilización de chopper se muestran en las figuras 7.5-11(a) y 7.5-11(b), donde se compara el ruido de un op amp con y sin la técnica de chopper a diferentes frecuencias. Los resultados muestran que a medida que aumenta la frecuencia del chopper, el ruido disminuye. Esto confirma que la estabilización de chopper es una técnica efectiva para reducir tanto el ruido de 1/f como el voltaje de desplazamiento, mejorando la calidad general del amplificador.

Sin embargo, es importante tener en cuenta que la estabilización de chopper también tiene limitaciones. El ruido asociado a los interruptores, conocido como ruido kT/C, puede contrarrestar los beneficios obtenidos por la técnica de chopper, ya que actúa de manera similar al ruido térmico. Por lo tanto, a medida que se añaden más interruptores al circuito, el nivel de ruido térmico aumenta. Este efecto debe ser cuidadosamente controlado para evitar que el ruido adicional anule las ventajas de la estabilización de chopper.

Es crucial comprender que las soluciones a los problemas de ruido no son universales. Un op amp que ya tenga un bajo nivel de ruido 1/f, como el de la figura 7.5-6, podría no beneficiarse de la estabilización de chopper de la misma manera que un dispositivo con niveles de ruido más altos. Por lo tanto, la elección de la técnica de reducción de ruido debe basarse en las características específicas del amplificador y los requisitos de la aplicación.

¿Cómo se utilizan los parámetros del modelo LEVEL 1 en SPICE para simular dispositivos MOS?

El simulador SPICE (Simulation Program with Integrated Circuit Emphasis) es una herramienta indispensable en la ingeniería electrónica para analizar y simular el comportamiento de circuitos integrados. Uno de los componentes más comunes que se simulan son los transistores MOS (Metal-Oxide-Semiconductor), cuya representación precisa es crucial para la correcta predicción de su rendimiento en diferentes aplicaciones. En este contexto, el modelo LEVEL 1 de SPICE, aunque básico en comparación con modelos más avanzados, sigue siendo una de las opciones más utilizadas para simulaciones de transistores MOS.

El modelo LEVEL 1 define un conjunto de parámetros que permiten describir el comportamiento eléctrico de un transistor NMOS. Estos parámetros son fundamentales para obtener simulaciones precisas. Un ejemplo de línea de descripción del modelo en SPICE podría ser el siguiente:

.MODEL NCH NMOS LEVEL=1 VT0=1 KP=50U GAMMA=0.5 +LAMBDA=0.01

En este caso, "NCH" es el nombre del modelo, y "NMOS" indica que se trata de un transistor NMOS. Los parámetros que se definen son: el voltaje umbral a cero bias (VT0), la transconductancia intrínseca (KP), el parámetro de umbral en el bulk (GAMMA), y la modulación de la longitud del canal (LAMBDA). Estos valores están basados en la teoría básica del transistor y son utilizados para describir cómo se comporta el dispositivo bajo diversas condiciones de operación.

Es importante señalar que los parámetros del modelo LEVEL 1 están relacionados con las propiedades eléctricas del transistor, tales como la transconductancia y el voltaje umbral. Sin embargo, el modelo también puede utilizar parámetros relacionados con las características del proceso de fabricación. Por ejemplo, la densidad del estado de la superficie (NSS), el grosor del óxido (TOX), la movilidad de superficie (U0) y la dopaje del sustrato (NSUB) pueden ser introducidos para que SPICE calcule automáticamente ciertos parámetros, como el voltaje umbral y la transconductancia, a partir de estos valores de proceso.

En cuanto a la descripción de las uniones de pn entre el bulk y el drenaje o la fuente, SPICE permite especificar parámetros adicionales como la corriente inversa de estas uniones (IS), la resistencia óhmica del drenaje (RD) y de la fuente (RS), así como la resistencia en la capa del sustrato (RSH). Estos parámetros son relevantes para modelos más detallados y permiten simular la distribución de corriente a través del transistor en función de su geometría y las condiciones de operación.

Aunque el modelo LEVEL 1 de SPICE se limita a ciertas simplificaciones, es adecuado para simulaciones básicas y permite realizar verificaciones rápidas y precisas de cálculos manuales o modelos analíticos. Por ejemplo, si se desea calcular las características de salida de un transistor n-channel, se puede utilizar SPICE para obtener las curvas de salida del transistor para diferentes voltajes de puerta y drenaje. Esto se logra mediante un barrido de voltajes en el drenaje (VDS) y la puerta (VGS), donde SPICE simula cómo varía la corriente de drenaje (ID) con respecto a estos parámetros.

La forma más sencilla de realizar una simulación es configurando un archivo de entrada en SPICE que incluya la descripción del circuito y el modelo de transistor. Por ejemplo, un archivo de entrada para simular las características de salida de un transistor MOS utilizando el modelo LEVEL 1 podría ser:

java
Copy code
M1 2 1 0 0 MOS1 W=5U L=1.0U

VDS 2 0 5
VGS 1 0 1
.MODEL MOS1 NMOS VTO=0.7 KP=110U GAMMA=0.4 LAMBDA=0.04 PHI=0.7

.DC VDS 0 5 0.2 VGS 1 5 1

.PRINT DC V(2) I(VDS)
.END

Este archivo especifica cómo se conecta el transistor, las fuentes de voltaje y la descripción del modelo MOS. SPICE luego realiza un barrido de voltaje DC, incrementando el valor de VDS desde 0 a 5 V en pasos de 0.2 V y repite el proceso para varios valores de VGS. El resultado se presenta en forma de curvas de salida, mostrando cómo la corriente de drenaje varía con el voltaje de drenaje para diferentes valores de voltaje de puerta.

Para el lector, es esencial comprender que el uso adecuado de SPICE no solo depende de ingresar los parámetros correctos, sino también de entender cómo estos interactúan entre sí para modelar el comportamiento real del transistor. Un aspecto crucial es la elección de valores de los parámetros del proceso, ya que estos influirán directamente en las características simuladas del transistor. Además, el modelo LEVEL 1, aunque útil, presenta ciertas limitaciones en términos de precisión y detalle, por lo que su uso debe ser cuidadosamente evaluado dependiendo de la aplicación y los requisitos de simulación. En situaciones más complejas, modelos de mayor nivel (como LEVEL 2 o LEVEL 3) pueden ser necesarios para obtener una representación más precisa de las propiedades del transistor en diversas condiciones de operación.

¿Cómo el Compensado Miller Mejora el Rendimiento de los Amplificadores Operacionales de Dos Etapas?

El ruido en los amplificadores operacionales (op-amps) puede ser indeseable, por lo que es crucial tener un margen de fase adecuado para mantener los picos de oscilación dentro de niveles aceptables. Es recomendable contar con un margen de fase de al menos 45°, siendo preferible alcanzar los 60° en la mayoría de los casos. Esto es esencial para garantizar una respuesta estable y predecible en aplicaciones de retroalimentación negativa.

Uno de los métodos más comunes para compensar un amplificador operacional de dos etapas es la compensación Miller. Este método consiste en conectar un condensador desde la salida hasta la entrada de la segunda etapa transconductora $gmII$, lo que resulta en un modelo de señal pequeña modificado. Esta técnica tiene dos efectos importantes: primero, aumenta la capacitancia efectiva que shuntea $RI$, moviendo el primer polo $p1$ más cerca del origen del plano complejo de frecuencias. En segundo lugar, el segundo polo $p2$ se desplaza hacia afuera del origen, lo cual es resultado de la retroalimentación negativa que reduce la resistencia de salida de la segunda etapa.

En este proceso, es crucial asegurarse de que los polos y ceros se muevan lo suficientemente lejos del origen del plano de frecuencia compleja para que el sistema mantenga una respuesta de fase adecuada. Sin embargo, incluso con la compensación Miller, siempre hay que tener en cuenta los efectos de los capacitadores parasitarios y las capacitancias de circuito que afectan la ubicación final de los polos y ceros. Un ejemplo típico de esto son las capacitancias de carga $CL$, que influyen directamente en el polo de salida $p2$, y cuya magnitud debe ser mayor o igual a la ganancia de banda (GB) para asegurar una respuesta estable del sistema.

Es esencial comprender que, aunque la compensación Miller es efectiva para mejorar el margen de fase, la dinámica completa de un amplificador operacional de dos etapas depende no solo de los polos dominantes, sino también de los efectos parasitarios adicionales que pueden influir en el rendimiento. De hecho, en los sistemas reales, los amplificadores operacionales suelen tener más de dos polos significativos, lo que puede complicar aún más el proceso de compensación.

Por lo tanto, además de aplicar técnicas como la compensación Miller, se debe tener en cuenta la influencia de las capacitancias de carga, las resistencias parasitarias y otros efectos secundarios de la retroalimentación negativa para asegurar que el sistema alcance la estabilidad deseada. Un diseño exitoso depende de mover todos los polos y ceros hacia ubicaciones que garanticen una fase estable, y de asegurar que la ganancia del amplificador no se degrade en exceso, lo que podría comprometer el desempeño en aplicaciones sensibles.