¿Cómo se caracteriza la resolución y el rendimiento de un conversor digital-analógico (DAC)?

La resolución de un convertidor digital-analógico (DAC) es equivalente al número de bits en la palabra de entrada digital aplicada. Esta resolución se expresa como N bits, donde N es el número de bits de la entrada. En el caso ideal de un DAC de 3 bits (N = 3), cada una de las ocho posibles combinaciones de entrada digital genera un voltaje de salida analógico único. Estos niveles están separados por el LSB (menos significativo), el cual se define como $V_{LSB} = \frac{V_{REF}}{2^N}$. Así, a medida que la palabra digital aumenta en 1 bit, el voltaje de salida del DAC ideal debe aumentar en 1 LSB. Si la entrada digital es 000, el voltaje de salida será 0.0625V.

La escala completa (FS) se define como la diferencia entre el valor de salida analógico para la mayor palabra digital posible y el valor para la menor palabra digital posible. En términos generales, se expresa como:

Uno de los efectos inherentes a los DACs es el ruido de cuantificación, que es la incertidumbre de digitalizar un valor analógico con un convertidor de resolución finita. Este error de cuantificación puede representarse como la diferencia entre la salida de un DAC de resolución infinita y la salida de un DAC de resolución finita. Este ruido tiene una forma de onda en diente de sierra con un valor pico a pico igual a 1 LSB. Este fenómeno es una propiedad fundamental de los DACs y limita la precisión del convertidor.

Es importante tener en cuenta que cualquier reducción adicional de las inexactitudes del DAC por debajo de 0.5 LSB es prácticamente innecesaria, ya que el ruido de cuantificación ya estaría enmascarando estas variaciones. Solo mediante el aumento de la resolución de los bits es posible reducir efectivamente este ruido.

El rango dinámico (DR) de un DAC es la relación entre la escala completa y la menor diferencia que puede resolverse, que en este caso es 1 LSB. Matemáticamente, el rango dinámico se expresa como:

El relación señal-ruido (SNR) se define como la relación entre el valor de la escala completa y el valor rms del ruido de cuantificación. A medida que se aumenta la resolución del DAC, el SNR mejora, lo que a su vez aumenta la precisión del sistema. El SNR máximo que puede alcanzarse es:

Sin embargo, esto solo describe la capacidad del DAC para generar una señal sin distorsión inherente. El número efectivo de bits (ENOB) se utiliza para medir la eficiencia real del convertidor en función de su SNR actual, con una expresión que se relaciona con la SNR real observada.

Es importante comprender que, si bien un DAC ideal tiene características perfectamente lineales, en la práctica, todos los DACs experimentan variaciones que introducen ciertos errores. Estos errores pueden influir en la precisión de la señal generada, y los esfuerzos para corregir estos errores son fundamentales para el diseño de sistemas de conversión de alta calidad.

¿Cómo la precisión de los capacitores limita la resolución de los DAC binarios ponderados?

En un DAC (Convertidor Digital a Analógico) de escalado por carga con capacitores ponderados binariamente, la precisión de los capacitores juega un papel crucial en determinar la resolución del sistema. En un caso particular de un DAC de 8 bits con una tolerancia de los capacitores de 60,5%, se puede calcular el peor caso tanto para el INL (Error Integral No Lineal) como para el DNL (Error Diferencial No Lineal). Usando las ecuaciones correspondientes, para el peor caso del INL, se obtiene un valor de 60.64 LSB (Least Significant Bit), mientras que para el DNL el valor es de ±1.275 LSBs.

Para ilustrar este efecto, se puede considerar un ejemplo donde la precisión relativa de la relación de los capacitores se expresa de manera aproximada como C/C > 0.001 + 0.0001N, siendo N el número de bits del DAC. En este caso, para un DAC de escalado por carga con una tolerancia de 60.5 LSB, se estima que el número de bits posibles en un escenario de peor caso sería de aproximadamente 10 bits. Sin embargo, en situaciones prácticas, la relación de los capacitores más pequeños tiende a ser más sensible a los errores, lo que puede reducir la resolución efectiva.

El desafío de lograr una mayor resolución sin que los errores de precisión aumenten demasiado, se extiende más allá de la simple consideración de la tolerancia de los capacitores. A medida que los capacitores aumentan de tamaño para lograr una mayor resolución, también lo hace la dificultad en el control de la precisión de su relación. En el caso de un DAC que utilice una relación de capacitores de 512:1, por ejemplo, la precisión de los capacitores puede ser insuficiente para mantener una resolución adecuada, incluso si la tolerancia es baja.

El concepto de "escalado por carga" también puede aplicarse a DACs implementados con amplificadores operacionales. En estos sistemas, el amplificador de carga controla la conversión digital a analógica, y el proceso se realiza de manera binaria ponderada, tal como se muestra en el diseño de un DAC de escalado por carga con un solo amplificador operacional. Aunque este enfoque tiene la ventaja de ser más rápido y eficiente en términos de espacio, aún presenta los desafíos inherentes a la precisión de los capacitores utilizados y la relación entre sus valores.

Es importante comprender que, a medida que se aumenta la resolución de un DAC, también se incrementa la complejidad de mantener una precisión adecuada en las relaciones de los capacitores. Si bien existen métodos para mitigar este problema, como el uso de subDACs con diferentes escalas, la precisión en la correspondencia de los componentes sigue siendo un desafío fundamental. En este contexto, la tolerancia de los capacitores en un DAC binario ponderado no solo afecta a la calidad de la conversión, sino que también impone limitaciones prácticas sobre la resolución que se puede alcanzar sin un aumento exponencial en el área de los componentes o la complejidad del sistema.

Es igualmente relevante notar que la calidad de un DAC no depende solo de la tolerancia de los capacitores, sino también de la precisión en la relación entre ellos, lo que determina el comportamiento del DAC en su conjunto. Si la precisión de los capacitores disminuye a medida que se incrementa la resolución, la relación entre el MSB y el LSB también se ve afectada, lo que puede resultar en un DAC no monótono o inexacto en su salida. De ahí la importancia de utilizar técnicas que minimicen estos errores, como la combinación de DACs con diferentes escalas o la adopción de soluciones más avanzadas en la implementación de estos sistemas.

¿Cómo mejorar el rendimiento de los conversores analógicos-digitales de alta resolución utilizando moduladores de sobre muestreo?

En el diseño de conversores analógicos a digitales (ADC) de alta resolución, un aspecto crítico es la minimización del ruido en la señal de salida. Los moduladores delta-sigma (ΔΣ) se utilizan frecuentemente en estos sistemas debido a su capacidad para reducir el ruido de cuantificación y proporcionar una conversión precisa incluso a altas resoluciones. Un ADC de 16 bits, por ejemplo, se beneficia enormemente de técnicas como el sobre muestreo, que amplían el ancho de banda de las señales digitales generadas y distribuyen el ruido fuera del rango de interés.

Cuando el modulador se utiliza en un ADC de 18 bits, es crucial recalcular la ancha de banda de la señal (fB), ajustando la cantidad de sobre muestreo para mantener el rendimiento deseado. Esto requiere calcular la relación entre la frecuencia de muestreo fs, el ancho de banda de la señal fB, y el ruido de cuantificación, lo que implica el análisis de las funciones de transferencia del sistema, tales como las de las fuentes de ruido Q1(z) y Q2(z), y su impacto en la señal de salida.

Otro factor relevante es el orden del modulador y su impacto en la potencia del ruido en el rango de frecuencia de interés. En moduladores de órdenes más altos, como los de tercer o cuarto orden, la reducción del ruido se mejora, pero también se incrementa la complejidad del diseño y la estabilidad del sistema. En los problemas planteados, es común asumir ciertas condiciones simplificadoras para hacer que el análisis sea manejable, como la suposición de que la frecuencia de muestreo es mucho mayor que el ancho de banda de la señal de interés, lo que permite una mayor atenuación del ruido fuera de la banda deseada.

Además, el diseño de moduladores de mayor orden también implica considerar la interacción de múltiples etapas de moduladores, como en el caso de moduladores multi-etapa. Estos sistemas pueden lograr un mejor rendimiento que un solo modulador de orden superior debido a su capacidad para distribuir el ruido de manera más eficiente. Sin embargo, como en todos los sistemas electrónicos, existe un trade-off entre la complejidad del diseño, la estabilidad del sistema y la eficiencia en la reducción del ruido.

En el análisis de sistemas de moduladores de sobre muestreo, también es importante tener en cuenta la potencia total de ruido dentro de la banda de interés, que se calcula integrando la densidad espectral de ruido. Esto se hace típicamente a través de la integración del cuadrado de la magnitud de la densidad espectral de ruido N(f) sobre el ancho de banda deseado, lo que da como resultado una expresión para la potencia de ruido total en la banda.

Cuando se utiliza un modulador ΔΣ de primer orden, el proceso de integración de N(f) dentro de la banda de interés se vuelve aún más crítico. Si el modulador es de tipo paso-banda, la densidad espectral de ruido puede tener un comportamiento diferente, ya que el modulador puede no ser capaz de atenuar tan eficazmente el ruido fuera de la banda de paso. En tales casos, es necesario elegir un ancho de banda adecuado para asegurar que el ruido fuera de la banda de paso no interfiera con la precisión de la conversión.

En sistemas de sobre muestreo con moduladores ΔΣ, la relación entre la frecuencia de muestreo (fs) y el ancho de banda de la señal (fB) juega un papel crucial. A medida que se incrementa la resolución del ADC, es posible que el ancho de banda de la señal se vea afectado por la cantidad de sobre muestreo. El sobre muestreo ayuda a reducir el ruido fuera de la banda de señal, pero también aumenta la carga en el sistema, lo que puede llevar a una mayor demanda de procesamiento y consumo de energía. Por lo tanto, los diseñadores deben encontrar un equilibrio entre la cantidad de sobre muestreo y la eficiencia energética.

El proceso de integración y la gestión de la potencia de ruido en el sistema pueden verse influenciados por la presencia de múltiples moduladores, como en el caso de moduladores multiplexados. En este diseño, cada modulador trabaja durante una fase específica del reloj, lo que ayuda a distribuir el ruido y mejora el rendimiento del sistema en su conjunto. Esta estrategia puede ser útil en aplicaciones de alta velocidad, donde se requiere un rendimiento consistente en todo el ancho de banda disponible.

¿Cómo Mejorar el Rendimiento de los Amplificadores Operacionales CMOS?

En el capítulo anterior, se presentó el análisis y el diseño de amplificadores operacionales CMOS no compensados, con el objetivo de desarrollar los principios asociados con el diseño de estos amplificadores. Sin embargo, en muchas aplicaciones, el rendimiento de un amplificador operacional CMOS no compensado no es suficiente. En este capítulo, se abordarán amplificadores operacionales CMOS con un rendimiento mejorado. Estos amplificadores deben ser capaces de cumplir con las especificaciones de la mayoría de los diseños. Los principales aspectos donde se requiere un rendimiento superior incluyen una menor resistencia de salida, un mayor rango de salida de señal, un aumento en la tasa de cambio (slew rate), mayor ancho de banda de ganancia, menor ruido, menor disipación de potencia y/o menor voltaje de compensación de entrada. Por supuesto, no todas estas características se pueden obtener simultáneamente.

El segundo tema de este capítulo se centra en la mejora del rendimiento en frecuencia del amplificador operacional. Se presenta el límite fundamental de frecuencia de un amplificador operacional de dos etapas. Este límite es la relación entre la transconductancia, que convierte el voltaje de entrada en corriente, y el capacitor que determina el polo dominante. Se explica cómo optimizar el rendimiento en frecuencia de los diferentes tipos de amplificadores operacionales. Una segunda aproximación utiliza lo que se conoce como amplificadores operacionales conmutados. Este enfoque reemplaza el circuito de polarización por capacitores cargados, lo que reduce las parasitas normales y aumenta el rendimiento en frecuencia del amplificador operacional. Sin embargo, este enfoque sigue estando restringido por el límite fundamental de frecuencia. Los amplificadores que utilizan retroalimentación de corriente no están sujetos a este límite fundamental de gm/C. La tercera aproximación consiste en los amplificadores operacionales que emplean retroalimentación de corriente. Se muestra un diseño de amplificador operacional que tiene un ancho de banda de ganancia (GB) superior a 500 MHz. Una cuarta aproximación utiliza amplificadores operacionales de camino paralelo. Este enfoque combina un camino de alta ganancia y baja frecuencia con un camino de baja ganancia y alta frecuencia para lograr grandes anchos de banda.

La siguiente sección trata sobre los amplificadores operacionales de bajo ruido. Este tema es particularmente importante en amplificadores operacionales CMOS debido al ruido 1/f. Se ilustran los principios mediante los cuales se puede minimizar el ruido con varios ejemplos. El uso de BJTs laterales da como resultado un amplificador operacional CMOS de bajo ruido que es tan bueno como los mejores amplificadores operacionales discretos de bajo ruido. También se ilustra el uso de estabilización por conmutación para lograr un bajo ruido y un bajo voltaje de compensación.

La última sección discute los amplificadores operacionales que pueden funcionar con suministros de baja tensión. Por supuesto, los amplificadores operacionales que operan en la región subumbral son capaces de funcionar con voltajes de suministro bajos, pero no tienen la capacidad de frecuencia debido a las pequeñas corrientes. Se discuten las implicaciones de los voltajes de suministro bajos en el diseño del amplificador operacional, seguidas de métodos para diseñar las etapas de entrada, polarización y ganancia con pequeños voltajes de suministro. Se presentan dos ejemplos de amplificadores operacionales que pueden operar con voltajes de suministro de 2 V y 1 V.

Los temas tratados en este capítulo ilustran cómo optimizar una o más especificaciones de rendimiento a expensas de otras para lograr un alto rendimiento en un área determinada. Estos conceptos sirven como recordatorio de que el diseño de un circuito complejo como un amplificador operacional no es único, y que el diseñador tiene una amplia libertad para elegir entre diferentes arquitecturas de circuito que pueden mejorar el rendimiento para una aplicación dada.