¿Cómo medir la precisión y errores en los conversores analógicos a digitales (ADC)?

El uso de un código de salida digital junto con una referencia VREF aplicada a un conversor digital-analógico (DAC) puede proporcionar una mayor precisión en comparación con un conversor analógico-digital (ADC). Se considera suficiente que el DAC tenga una precisión de 2 bits o más en relación con el ADC. La diferencia entre la entrada analógica y la salida del DAC se grafica como una función de la entrada. Esta gráfica debería coincidir con la curva de cuantización correspondiente al ADC. En un ADC ideal, el valor de Qn estaría restringido a un margen de 60.5 LSB.

Una de las formas de verificar el rendimiento de un ADC es mediante la prueba de entrada-salida, donde se pueden medir errores como el desajuste de ganancia (gain error), el error de offset (offset error), la no linealidad integral (INL) y la no linealidad diferencial (DNL). En este tipo de prueba, si el ADC es ideal, los errores de INL y DNL deberían estar dentro de un rango muy estrecho, y cualquier desajuste en la respuesta del ADC en función de la entrada puede reflejar estos errores.

En la práctica, los errores de INL y DNL pueden visualizarse en una gráfica, como la mostrada en la figura 9.5-16, donde se observa que los errores se indican mediante las alturas de las líneas de pendiente unitaria. Si el ADC presenta un error de ganancia, este se manifestará como un desplazamiento constante en la gráfica de sierra (sawtooth plot), mientras que un error de offset aparece como un desplazamiento constante por encima o por debajo de la línea 0 LSB. En un ADC ideal, la gráfica de entrada-salida debería coincidir con la curva de cuantización.

Cuando el número de bits del ADC aumenta, es difícil observar los detalles finos de la gráfica, por lo que generalmente se dibujan líneas horizontales a 60.5 LSB y se analizan las tendencias fuera de estas líneas. Para determinar el error de linealidad diferencial (DNL), se debe comparar el pico positivo con el siguiente pico negativo. Además, si la entrada analógica es de 21/32, el ADC puede mostrar un comportamiento no monotónico, lo cual es un factor a tener en cuenta.

El uso de un generador de señales sinusoidales puede facilitar la evaluación del rango dinámico del ADC. En este caso, la señal reconstruida de la prueba de entrada-salida se puede aplicar a un analizador de distorsión o un analizador de espectro para determinar el rango dinámico del ADC. Para evitar errores no lineales, el rango dinámico debe ser al menos de 6N dB, donde N es el número de bits del ADC. Si el generador de señales no es puro, las armónicas de la señal pueden enmascarar la no linealidad del ADC.

Una alternativa a la prueba de entrada-salida es almacenar el código de salida digital del ADC en un búfer RAM. Posteriormente, el contenido del búfer se procesa utilizando una transformada rápida de Fourier (FFT) para analizar el ruido de cuantización y los componentes de distorsión. Esta prueba, conocida como la prueba FFT, resalta la no linealidad del convertidor y puede realizarse de manera estática o dinámica, dependiendo de la frecuencia de reloj del sistema.

El uso de la FFT requiere ciertas precauciones. Cuando las señales pequeñas, como el ruido de cuantización, están presentes a frecuencias distintas a la de la señal principal, su espectro puede quedar enmascarado por la fuga de la señal principal, lo que dificulta la obtención precisa de la relación señal/ruido (SNR). Para abordar este problema, es conveniente utilizar una ventana, como la ventana “coseno elevada” o la ventana “Blackman-Harris” de cuatro términos, que son comunes en este tipo de análisis.

El test de histograma o de código es otra herramienta útil, que alivia la necesidad de una señal sinusoidal pura. En este caso, se aplica una señal periódica que cubra el rango analógico al ADC, y se registra cuántas veces se emite cada código digital. Los resultados de esta prueba permiten detectar problemas de linealidad diferencial, códigos faltantes y errores de offset. En general, la gráfica del histograma debería ser plana si se usa una señal triangular, lo que indicaría una conversión lineal ideal.

Es importante mencionar que existen otros métodos para caracterizar un ADC, como el ajuste de curvas de ondas seno o las pruebas de frecuencia de batido. La primera es útil para determinar el número efectivo de bits (ENOB), mientras que la segunda sirve para una evaluación cualitativa del rendimiento dinámico del ADC.

Finalmente, para evaluar los convertidores analógico-digitales de manera efectiva, no solo se deben considerar las pruebas físicas, sino también las simulaciones previas a la fabricación. Estas simulaciones permiten prever las no idealidades y ajustar los diseños antes de la construcción física del conversor, un proceso clave en la optimización de estos dispositivos.

¿Cómo realizar simulaciones de circuitos MOS con SPICE?

El uso de simuladores como SPICE para analizar circuitos MOS se ha convertido en una herramienta indispensable en el diseño y desarrollo de sistemas electrónicos. A través de ejemplos prácticos y un entendimiento profundo de las características de los transistores MOS, se pueden predecir con precisión las respuestas de los circuitos bajo diversas condiciones operativas. A continuación, se explican algunos de los métodos básicos de análisis y simulación, proporcionando ejemplos concretos sobre cómo aplicar SPICE para simular amplificadores MOS.

Análisis DC con SPICE

El análisis de corriente continua es fundamental para entender cómo un circuito se comporta en su estado estacionario, es decir, cuando no hay señales de entrada variables. Por ejemplo, en el caso de un amplificador MOS sencillo, el análisis DC se realiza barriendo el voltaje de entrada (vIN) desde 0V hasta 5V, y observando cómo varía el voltaje de salida (vOUT). Este tipo de simulación permite identificar puntos clave como el valor de vIN que produce una salida de 2.5V. En un caso práctico, al realizar un barrido DC de 0V a 5V en la entrada, se observa que vOUT alcanza los 2.5V cuando vIN es aproximadamente 1V.

El archivo de entrada de SPICE se estructura especificando los transistores de tipo NMOS y PMOS, junto con sus parámetros de operación, como el ancho (W) y la longitud (L) de los canales, y los valores de umbral y ganancia. Esto permite simular el comportamiento del circuito bajo condiciones de DC, como la corriente de reposo en los transistores.

Análisis AC con SPICE

Por ejemplo, si se añade un capacitor de salida de 5 pF, el análisis se puede realizar en un rango de frecuencias que va desde 100 Hz hasta 100 MHz. La simulación en SPICE se define con una fuente de entrada que tiene un valor de voltaje DC de 1.07 V, asegurando que el circuito esté en la región de transición. Con una entrada de señal AC de 1V, SPICE calcula la magnitud y la fase de la salida para obtener el rendimiento en términos de ganancia en función de la frecuencia.

En este análisis, es importante utilizar un valor de entrada AC de amplitud unitaria para facilitar la interpretación de la ganancia como una cantidad relativa. La simulación se realiza sobre una escala logarítmica de frecuencia, donde se obtiene tanto la magnitud en decibelios como la fase de la respuesta del amplificador.

Análisis Transitorio con SPICE

La simulación transitoria muestra cómo varían tanto el voltaje de entrada (vIN) como el de salida (vOUT) a lo largo del tiempo, permitiendo evaluar el comportamiento del circuito ante estímulos rápidos. Un análisis típico podría abarcar un intervalo de tiempo de 0 a 4 microsegundos, y los resultados permitirán visualizar la evolución temporal de la señal en la salida.

Buenas Prácticas para el Uso de SPICE

El uso adecuado de SPICE puede mejorar considerablemente la calidad y precisión del diseño de circuitos. Sin embargo, existen varias directrices importantes que los diseñadores deben tener en cuenta para evitar errores comunes. Entre ellas, se destaca la necesidad de conocer previamente el rango de respuestas que se esperan del circuito antes de realizar una simulación. Esto ayuda a evitar resultados que sean irreales o no útiles.

El uso de SPICE también requiere atención a la sintaxis del programa, evitando errores como la confusión entre caracteres similares, por ejemplo, entre la letra "O" y el número "0". Igualmente, es importante verificar que se estén utilizando los multiplicadores correctos para las cantidades, especialmente en el caso de parámetros como resistencias, capacitancias y voltajes.

Consideraciones Adicionales

Aunque los ejemplos anteriores proporcionan una visión general sobre cómo se puede realizar una simulación de circuitos MOS con SPICE, hay aspectos más profundos que también son relevantes. Los modelos utilizados en SPICE para simular transistores MOS deben ser seleccionados y ajustados adecuadamente según las características del proceso de fabricación del dispositivo. Además, la precisión de las simulaciones puede depender de parámetros específicos que solo pueden determinarse con medidas experimentales o con información detallada sobre el proceso tecnológico.

Es igualmente crucial entender que los resultados obtenidos a partir de simulaciones no siempre se corresponden exactamente con la realidad física. Siempre existen limitaciones en los modelos de simulación y diferencias en las condiciones de laboratorio que pueden influir en los resultados finales. Por lo tanto, siempre es recomendable realizar validaciones experimentales junto con las simulaciones para garantizar la fiabilidad de los diseños.

¿Cómo se diseñan los amplificadores operacionales CMOS? Características y consideraciones clave

Una de las primeras características que debe considerarse es la tasa de variación de la salida, conocida como slew rate. Este parámetro describe la rapidez con la que el voltaje de salida de un amplificador puede cambiar. La tasa de variación es fundamental porque está determinada por la corriente máxima disponible para cargar o descargar una capacitancia. Aunque la tasa de variación no suele estar limitada por la salida misma, sí depende de la capacidad de la etapa inicial del amplificador para suministrar o absorber corriente.

El tiempo de establecimiento es otro parámetro crucial para los circuitos de datos muestreados. Este tiempo representa el intervalo necesario para que la salida del amplificador alcance un valor final dentro de una tolerancia predeterminada después de ser excitado por una señal pequeña. A diferencia de la tasa de variación, que se refiere a señales grandes, el tiempo de establecimiento está vinculado a señales pequeñas y es un indicador de la precisión del proceso de amplificación.

El diseño de amplificadores CMOS presenta algunas ventajas notables sobre otros tipos de amplificadores. Por ejemplo, debido a la alta resistencia de entrada de los transistores MOS, características como la resistencia de entrada diferencial o la corriente de polarización de entrada se vuelven irrelevantes. Este tipo de amplificador es especialmente útil en configuraciones donde el terminal no inversor está a tierra en corriente alterna, lo que hace que las características de modo común sean menos relevantes.

El diferencial es la etapa de entrada más comúnmente utilizada en los amplificadores operacionales CMOS. En términos de estructura, estos amplificadores suelen estar compuestos por una cascada de etapas que convierten voltaje a corriente y viceversa. En la mayoría de los amplificadores, se emplea una primera etapa que convierte voltaje a corriente (denominada etapa de transconductancia) y una segunda etapa que convierte corriente a voltaje (llamada etapa de carga).

A partir de estas etapas básicas, se pueden identificar varias arquitecturas de amplificadores CMOS. La arquitectura más clásica es la de dos etapas, donde una primera etapa diferencial convierte el voltaje diferencial en corrientes diferenciales, y una segunda etapa convierte esas corrientes nuevamente en voltaje a través de un transistores MOSFET de fuente común. Esta configuración es ampliamente utilizada y está presente tanto en versiones de amplificadores CMOS como en aquellos con transistores de unión bipolar (BJT).

Por otro lado, una arquitectura alternativa es la del amplificador folded-cascode, que fue desarrollada para mejorar el rango de modo común de entrada y la relación de rechazo de la fuente de alimentación en comparación con el amplificador de dos etapas. Este diseño tiene la ventaja de un salida push-pull, lo que permite al amplificador tanto absorber como suministrar corriente activamente, en lugar de depender de un comportamiento de clase A como ocurre en la arquitectura clásica.

Al diseñar un amplificador operacional CMOS, el proceso se puede dividir en dos actividades principales: la selección de la estructura básica del amplificador y la optimización de las características del dispositivo, como la corriente de polarización y las dimensiones de los transistores. Este trabajo requiere simulaciones de circuitos asistidas por ordenador y cálculos manuales para garantizar que el amplificador cumpla con los requisitos establecidos.

Antes de comenzar el diseño, es necesario definir las condiciones y los requisitos del proyecto. Las condiciones de contorno incluyen especificaciones del proceso (como el umbral de voltaje o la capacitancia del óxido), el voltaje y la corriente de suministro, y el rango de temperaturas de operación. Por otro lado, los requisitos del diseño incluyen parámetros como la ganancia, el ancho de banda, el tiempo de establecimiento, la tasa de variación, el rango de modo común de entrada, la relación de rechazo de modo común (CMRR), la relación de rechazo de la fuente de alimentación (PSRR), la amplitud de salida, la resistencia de salida, el offset, el ruido y el área de la disposición del chip.

El diseño de amplificadores operacionales CMOS, aunque desafiante, permite optimizar el rendimiento de circuitos analógicos, especialmente cuando se requiere alta precisión y estabilidad. Además de los parámetros mencionados, la capacidad de estos amplificadores para operar con bajo consumo de energía y alta resistencia de entrada hace que sean ideales para aplicaciones que requieren procesamiento de señales analógicas en sistemas electrónicos de bajo consumo.